*CN103137616A*
(10)申请公布号(10)申请公布号 CN 103137616 A(43)申请公布日 2013.06.05
(12)发明专利申请
(21)申请号 201110383609.8(22)申请日 2011.11.25
(71)申请人上海天马微电子有限公司
地址201201 上海市浦东新区汇庆路889号(72)发明人陈浩 马骏 吴天一
(74)专利代理机构北京集佳知识产权代理有限
公司 11227
代理人骆苏华(51)Int.Cl.
H01L 27/02(2006.01)H01L 21/77(2006.01)G02F 1/1362(2006.01)G02F 1/1368(2006.01)G02F 1/1343(2006.01)
权利要求书3页 说明书16页 附图11页权利要求书3页 说明书16页 附图11页
(54)发明名称
TFT阵列基板及其形成方法、显示面板(57)摘要
一种TFT阵列基板及其形成方法，显示面板，TFT阵列基板包括：基底；位于基底上的TFT开关阵列，TFT开关阵列包括多根扫描线、与多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与扫描线电连接的栅极、与数据线电连接的源极、漏极；位于基底上的像素电极阵列，每一像素电极与对应的漏极电连接；像素电极阵列中至少具有一个第一像素电极，其中每一第一像素电极至少与扫描线和数据线的其中之一具有交叠部分；在交叠部分，第一像素电极和与之交叠的扫描线和/或数据线之间设置有屏蔽电极层。本技术方案可以提高像素开口率，而且制造工艺简单。CN 103137616 ACN 103137616 A
权 利 要 求 书
1/3页
1.一种TFT阵列基板，其特征在于，包括：基底；
位于所述基底上的TFT开关阵列，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；
位于所述基底上的像素电极阵列，每一像素电极与对应的TFT开关漏极电连接；所述像素电极阵列中至少具有一个第一像素电极，其中每一第一像素电极至少与扫描线和数据线的其中之一具有交叠部分；在所述交叠部分，所述第一像素电极和与之交叠的扫描线和/或数据线之间设置有屏蔽电极层。
2.如权利要求1所述的TFT阵列基板，其特征在于，每一第一像素电极至少与相邻的扫描线和相邻的数据线的其中之一具有交叠部分。
3.如权利要求1所述的TFT阵列基板，其特征在于，所述屏蔽电极层连接至公共电位，作为公共电极层。
4.如权利要求1所述的TFT阵列基板，其特征在于，所述屏蔽电极层也覆盖所述TFT开关。
5.如权利要求1所述的TFT阵列基板，其特征在于，所述像素电极阵列的所有第一像素电极至少与相邻的扫描线和相邻的数据线其中之一具有交叠部分。
6.如权利要求1所述的TFT阵列基板，其特征在于，每一第一像素电极与相邻的数据线、相邻的扫描线均具有交叠部分。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述像素电极阵列中至少具有一个第二像素电极，其中每一第二像素电极与对应TFT开关漏极位于同一层并电连接；
所述屏蔽电极层连接至公共电位，作为公共电极层；在垂直基底方向上，在所述基底和第二像素电极之间具有公共电极层。8.如权利要求7所述的TFT阵列基板，其特征在于，每一第二像素电极由漏极在像素区域内延伸而成。
9.如权利要求7所述的TFT阵列基板，其特征在于，第二像素电极的材料为金属或透明导电材料。
10.如权利要求7所述的TFT阵列基板，其特征在于，第一像素电极与第二像素电极相邻。
11.如权利要求10所述的TFT阵列基板，其特征在于，所述像素电极阵列由所述第一像素电极与第二像素电极间隔排列构成。
12.如权利要求11所述的TFT阵列基板，其特征在于，第一像素电极与第二像素电极具有交叠部分。
13.如权利要求12所述的TFT阵列基板，其特征在于，第一像素电极与第二像素电极的交叠部分内，所述屏蔽电极层也延伸至所述第一像素电极与第二像素电极的交叠部分。
14.权利要求1所述的TFT阵列基板，其特征在于，所述屏蔽电极层的材料为金属或透明导电材料；所述第一像素电极的材料为金属或透明导电材料。
15.一种显示面板，其特征在于，包括：
权利要求1～14任一项所述的TFT阵列基板；
2
CN 103137616 A
权 利 要 求 书
2/3页
位于所述TFT阵列基板上的电子纸膜；位于所述电子纸膜上的透明电极；位于所述透明电极上的透明基板。16.一种显示面板，其特征在于，包括：
权利要求1～14任一项所述的TFT阵列基板；位于所述TFT阵列基板上的反射层；位于所述反射层上的液晶层；位于所述液晶层上的滤光板。
17.一种形成TFT阵列基板的方法，其特征在于，包括：提供基底；
在所述基底上形成TFT开关阵列，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；
形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层至少与所述扫描线、数据线其中之一有交叠部分；
在所述屏蔽电极层上形成第二绝缘层；在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述TFT开关的漏极；在所述第二绝缘层上形成像素电极层，图案化所述像素电极层形成像素电极阵列，每一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一像素电极覆盖所述交叠部分。
18.如权利要求17所述的形成TFT阵列基板的方法，其特征在于，所述屏蔽电极层连接至公共电位，作为公共电极层。
19.如权利要求17所述的形成TFT阵列基板的方法，其特征在于，所述屏蔽电极层与扫描线、数据线均具有交叠部分。
20.如权利要求17所述的形成TFT阵列基板的方法，其特征在于，所有像素电极均覆盖所述交叠部分。
21.如权利要求17所述的形成TFT阵列基板的方法，其特征在于，在所述基底上形成TFT开关阵列的步骤包括：
在所述基底上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描线；形成栅介质层，覆盖所述栅极、扫描线和基底；在所述栅介质层上形成有源区；形成第二导电层，覆盖所述有源区和栅介质层，对所述第二导电层进行图案化，形成源极、漏极和数据线。
22.一种形成TFT阵列基板的方法，其特征在于，包括：提供基底；
在所述基底上形成TFT开关阵列和公共电极层，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；至少一个漏极在像素区域内延伸作为第二像
3
CN 103137616 A
权 利 要 求 书
3/3页
素电极，所述公共电极层与所述第二像素电极相对；
形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层在所述第二像素电极区域具有第二开口，且至少与所述扫描线、数据线其中之一有交叠部分；
形成第二绝缘层，覆盖所述屏蔽电极层及其第二开口；在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述漏极；在所述第二绝缘层上形成第一像素电极层，图案化所述第一像素电极层形成第一像素电极，所述第一像素电极与所述第二像素电极间隔排列，每一第一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一第一像素电极覆盖所述交叠部分。
23.如权利要求22所述的形成TFT阵列基板的方法，其特征在于，所述屏蔽电极层连接至公共电位，作为公共电极层。
24.如权利要求22所述的形成TFT阵列基板的方法，其特征在于，所述屏蔽电极层与数据线、扫描线均具有交叠部分。
25.如权利要求22所述的形成TFT阵列基板的方法，其特征在于，所述第一像素电极与所述第二像素电极具有交叠部分。
26.如权利要求22所述的形成TFT阵列基板的方法，其特征在于，在所述基底上形成TFT开关阵列的步骤包括：
在所述基底上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描线、公共电极层；
形成栅介质层，覆盖所述栅极、扫描线、基底和公共电极层；在所述栅介质层上形成有源区；形成第二导电层，覆盖所述有源区和栅介质层，对所述第二导电层进行图案化，形成源极、漏极和数据线。
4
CN 103137616 A
说 明 书
TFT阵列基板及其形成方法、显示面板
1/16页
技术领域
[0001]
本发明涉及显示领域，尤其涉及TFT阵列基板及其形成方法、显示面板。
背景技术
近年来，以电子书和液晶显示器为代表的平板显示器越来越受到人们的欢迎。主
流的电子书和液晶显示器都是主动矩阵型(ACTIVE MATRIX)的，具有关键部件TFT阵列基板。通常，电子纸以及液晶显示器进行TFT阵列基板的设计时，希望像素可以有高开口率。图1为现有技术的一种具有较高开口率的TFT阵列基板的局部平面示意图，图2为图1所示的TFT阵列基板沿a-a方向的剖面结构示意图。结合参考图1和图2，现有技术的TFT阵列基板包括：形成在玻璃基底10上的TFT开关和公共电极17；在图1的现有技术中，TFT开关为双TFT开关，包括：第一TFT开关11和第二TFT开关12；第一TFT开关11包括：第一栅极111、位于第一栅极111两侧的第一源极112、第一漏极113；第二TFT开关12包括：第二栅极121、位于第二栅极121两侧的第二源极122、第二漏极123，且第二漏极123也在像素区域内延伸；其中第一栅极111和第二栅极121均与扫描线15电连接，第一漏极113和第二源极122电连接，第二漏极123与像素电极18电连接，第二漏极123位于像素区；覆盖TFT开关阵列的钝化层14；覆盖钝化层14的有机材料层20；设置于有机材料层20和钝化层14中的过孔21；覆盖有机材料层20和过孔21的侧壁、底部的像素电极18。结合参考图1和图2，像素电极18与相邻的数据线16和扫描线15具有交叠部分。由于像素电极18和与之交叠的数据线16和扫描线15之间设置有厚厚的低介电常数的有机材料层20，可以减小像素电极18和与之交叠的数据线16和扫描线15之间的寄生电容，这样既可以提高像素结构的开口率，又不会有电容串扰现象。[0003] 现有技术中，形成TFT阵列基板的方法为：提供玻璃基底10，在玻璃基底10上形成TFT开关、扫描线、数据线、公共电极层；然后形成钝化层，并对钝化层刻蚀形成第一过孔，暴露出TFT开关的第二漏极123；接着，形成有机材料层20，并在有机材料层20中形成第二过孔，该第二过孔与第一过孔相接构成过孔21；之后，形成像素电极层，对像素电极层进行图案化形成像素电极18，该像素电极18通过过孔21与第二漏极123电连接。但是，由于使用的低k有机材料价格贵而且制造工艺复杂，造成制造现有的TFT开关阵列基板的良率下降，而且成本高。
[0002]
发明内容
本发明解决的问题是现有技术的具有较高开口率的TFT阵列基板，制造工艺复杂、良率低、成本高。
[0005] 为解决上述问题，本发明提供一种TFT阵列基板，包括：[0006] 基底；
[0007] 位于所述基底上的TFT开关阵列，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、
[0004]
5
CN 103137616 A
说 明 书
2/16页
与所述数据线电连接的源极、漏极；
[0008] 位于所述基底上的像素电极阵列，每一像素电极与TFT开关对应的漏极电连接；[0009] 所述像素电极阵列中至少具有一个第一像素电极，其中每一第一像素电极至少与扫描线和数据线的其中之一具有交叠部分；在所述交叠部分，所述第一像素电极和与之交叠的扫描线和/或数据线之间设置有屏蔽电极层。
[0010]
可选的，每一第一像素电极至少与相邻的扫描线和数据线的其中之一具有交叠部
分。
可选的，所述屏蔽电极层连接至公共电位，作为公共电极层。
[0012] 可选的，所述屏蔽电极层也覆盖所述TFT开关。[0013] 可选的，所述像素电极阵列的所有第一像素电极至少与相邻的扫描线和数据线其中之一具有交叠部分。[0014] 可选的，每一第一像素电极与相邻的数据线、对应的扫描线均具有交叠部分。[0015] 可选的，所述像素电极阵列中至少具有一个第二像素电极，其中每一第二像素电极与对应TFT开关漏极位于同一层并电连接；[0016] 所述屏蔽电极层连接至公共电位，作为公共电极层；[0017] 在垂直基底方向上，在所述基底和第二像素电极之间具有公共电极层。[0018] 可选的，每一第二像素电极由漏极在像素区域内延伸而成。[0019] 可选的，第二像素电极的材料为金属或透明导电材料。[0020] 可选的，第一像素电极与第二像素电极相邻。[0021] 可选的，所述像素电极阵列由所述第一像素电极与第二像素电极间隔排列构成。[0022] 可选的，第一像素电极与第二像素电极具有交叠部分。[0023] 可选的，第一像素电极与第二像素电极的交叠部分内，所述屏蔽电极层也延伸至所述第一像素电极与第二像素电极的交叠部分。[0024] 可选的，所述屏蔽电极层的材料为金属或透明导电材料；所述第一像素电极的材料为金属或透明导电材料。
[0025] 本发明的TFT阵列基板，像素电极阵列中至少具有一个第一像素电极，其中每一第一像素电极至少与扫描线和数据线的其中之一具有交叠部分；在所述交叠部分，所述第一像素电极和与之交叠的扫描线和/或数据线之间设置有屏蔽电极层。由于第一像素电极至少与扫描线和数据线的其中之一具有交叠部分，因此提高了像素的开口率；而且，由于在第一像素电极和与之交叠的扫描线和/或数据线之间设置有屏蔽电极层，该屏蔽电极层可以对下层数据线、扫描线产生的电场具有屏蔽作用，因此在像素电极与对应的数据线、对应的扫描线具有交叠部分时，不会产生电容串扰现象。另外，由于没有采用现有技术的低k有机材料，相应的制造成本低，工艺简化，产品良率高。并且，由于没有厚厚的有机材料层，相应的TFT开关阵列基板的厚度也变薄。
[0011]
在屏蔽电极层也覆盖TFT开关时，该屏蔽电极层也可以屏蔽TFT开关产生的电场，
更好的防止电容串扰现象。[0027] 在实施例中，屏蔽电极层与公共电位连接作为公共电极，也就相当于将公共电极的位置调整至像素电极上方。在第一像素电极均与相邻的数据线、相邻的扫描线具有交叠部分时，像素的开口率可达到87.3％。
[0026]
6
CN 103137616 A[0028]
说 明 书
3/16页
在实施例中，像素电极阵列中还具有第二像素电极，其中每一第二像素电极与TFT
开关的漏极位于同一层；屏蔽电极层在像素区域内延伸与所述第一像素电极相对，且连接至公共电位，作为公共电极层；在垂直基底方向上，在所述基底和第二像素电极之间具有公共电极层。第一像素电极和第二像素电极相邻，第一像素电极也覆盖相邻像素的扫描线和数据线，在这种情况下，像素的开口率可达到95％。另外，第一像素电极和第二像素电极也可以具有交叠部分，在交叠部分内，所述屏蔽电极层也延伸至所述第一像素电极与第二像素电极的交叠部分，在这种情况下，像素的开口率几乎可以达到100％。[0029] 本发明还提供一种显示面板，包括：[0030] 所述的TFT阵列基板；
[0031] 位于所述TFT阵列基板上的电子纸膜；[0032] 位于所述电子纸膜上的透明电极；[0033] 位于所述透明电极上的透明基板。[0034] 由于使用了本发明的TFT阵列基板，本发明的可以用于电子纸的显示面板，具有高的像素开口率，显示效果好，而且厚度较薄，形成工艺也相对简单。[0035] 本发明还提供另一种显示面板，包括：[0036] 所述的TFT阵列基板；
[0037] 位于所述TFT阵列基板上的反射层；[0038] 位于所述反射层上的液晶层；[0039] 位于所述液晶层上的滤光板。
[0040] 由于使用了本发明的TFT阵列基板，本发明的可以用于反射式显示面板，具有高的像素开口率，显示效果好，而且厚度较薄，形成工艺也相对简单。[0041] 本发明还提供一种形成TFT阵列基板的方法，包括：[0042] 提供基底；
[0043] 在所述基底上形成TFT开关阵列，所述TFT开关阵列包括的多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；[0044] 形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；[0045] 在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层至少与所述扫描线、数据线其中之一有交叠部分；[0046] 在所述屏蔽电极层上形成第二绝缘层；[0047] 在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述TFT开关的漏极；[0048] 在所述第二绝缘层上形成像素电极层，图案化所述像素电极层形成像素电极阵列，每一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一像素电极覆盖所述交叠部分。[0049] 可选的，所述屏蔽电极层连接至公共电位，作为公共电极层。[0050] 可选的，，所述屏蔽电极层与扫描线和数据线均具有交叠部分。[0051] 可选的，所有像素电极均覆盖所述交叠部分。[0052] 可选的，在所述基底上形成TFT开关阵列的步骤包括：[0053] 在所述基底上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描
7
CN 103137616 A
说 明 书
4/16页
线；
形成栅介质层，覆盖所述栅极、扫描线和基底；
[0055] 在所述栅介质层上形成有源区；[0056] 形成第二导电层，覆盖所述有源区和栅介质层，对所述第二导电层进行图案化，形成源极、漏极和数据线。
[0057] 本发明还提供一种形成TFT阵列基板的方法，包括：[0058] 提供基底；
[0059] 在所述基底上形成TFT开关阵列和公共电极层，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；至少一个漏极在像素区域内延伸作为第二像素电极，宿松公共电极层与所述第二像素电极相对；[0060] 形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；[0061] 在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层在所述第二像素电极区域具有第二开口，且至少与所述扫描线、数据线其中之一有交叠部分；
[0062] 形成第二绝缘层，覆盖所述屏蔽电极层及其第二开口；[0063] 在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述漏极；[0064] 在所述第二绝缘层上形成第一像素电极层，图案化所述第一像素电极层形成第一像素电极，所述第一像素电极与所述第二像素电极间隔排列，每一第一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一第一像素电极覆盖所述交叠部分。[0065] 可选的，所述屏蔽电极层与数据线、扫描线均具有交叠部分。[0066] 可选的，第一像素电极与第二像素电极具有交叠部分。[0067] 可选的，在所述基底上形成TFT开关阵列的步骤包括：[0068] 在所述基底上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描线、公共电极层；
[0069] 形成栅介质层，覆盖所述栅极、扫描线、基底和公共电极层；[0070] 在所述栅介质层上形成有源区；[0071] 形成第二导电层，覆盖所述有源区和栅介质层，对所述第二导电层进行图案化，形成源极、漏极和数据线。
[0072] 本发明第一实施例和第二实施例的形成TFT阵列基板的方法，由于没有采用现有技术的低k有机材料，相应的制造成本低，工艺简化，产品良率高；相对于现有技术的TFT阵列基板的形成方法，可以节省工艺时间，提高生产效率。
[0054]
附图说明
[0073] 图1是现有技术的TFT阵列基板的局部平面示意图；
[0074] 图2是图1所示的TFT阵列基板沿a-a方向的剖面结构示意图；[0075] 图3是本发明第一实施例的TFT阵列基板的局部平面示意图；[0076] 图4是图3所示的TFT阵列基板沿a-a方向的剖面结构示意图；[0077] 图5是图3所示的TFT阵列基板沿b-b方向的剖面结构示意图；
8
CN 103137616 A[0078] [0079] [0080] [0081] [0082] [0083] [0084]
说 明 书
5/16页
图6是第一实施例的TFT阵列基板的形成方法的流程示意图；
图7～图15是第一实施例的TFT阵列基板的形成方法的剖面结构示意图；图16是本发明第二实施例的TFT阵列基板的局部平面示意图；图17是图16所示的TFT阵列基板沿a-a方向的剖面结构示意图；图18是本发明第二实施例的TFT阵列基板的像素排列的平面示意图；图19是本发明第二实施例的TFT阵列基板的形成方法的流程示意图；
图20～图25是本发明第二实施例的TFT阵列基板的形成方法的剖面结构示意
图。
具体实施方式
[0085] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0086] 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
第一实施例
[0088] 图3是本发明第一实施例的TFT阵列基板的局部平面示意图，图4是图3所示的TFT阵列基板沿a-a方向的剖面结构示意图，图5是图3所示的TFT阵列基板沿b-b方向的剖面结构示意图，结合参考图3、图4和图5，本发明第一实施例的TFT阵列基板包括：[0089] 基底30；通常基底30为透明基底，可以采用玻璃或石英等材料。[0090] 位于所述基底30上的TFT开关阵列，所述TFT开关阵列包括多根扫描线35(通常多根扫描线35相互平行)、与所述多根扫描线35交叉的多根数据线36(通常多根数据线36相互平行，并且与多根扫描线35垂直交叉)、多个TFT开关；每一TFT开关包括：与所述扫描线35电连接的栅极、与所述数据线36电连接的源极、漏极；[0091] 位于所述基底30上的像素电极阵列，每一像素电极与对应的TFT开关漏极电连接；具体的说，相邻的两根数据线36和相邻的两根扫描线35围城的区域为像素区域，每一像素电极设置于一像素区域中，二者一一对应，并且在围成像素区域的扫描线和数据线的交叉处设置一对应的TFT开关，该像素电极与对应的TFT开关漏极电连接。简而言之，该像素电极通过对应的TFT开关与对应的扫描线和对应的数据线耦接，即像素电极与对应的TFT开关漏极电连接、该扫描线与该TFT开关的栅极电连接、该数据线与该TFT开关的源极电连接。
[0092] 如图3-图5所示，所述像素电极阵列中至少具有一个第一像素电极38，其中每一第一像素电极38至少与扫描线35、数据线36的其中之一具有交叠部分。作为一种优选的实施方式，像素电极阵列中所有的像素电极均为第一像素电极38，即所述像素电极阵列中的所有像素电极均至少与扫描线35、数据线36的其中之一具有交叠部分。[0093] 具体为，每一第一像素电极38至少与相邻的扫描线35、相邻的数据线36(即围成第一像素电极38所在像素区域的两根扫描线35、两根数据线36)的其中之一具有交叠部分，即每一第一像素电极38与相邻的两根扫描线35的其中之一具有交叠部分，或者每一第一像素电极38与相邻的两根扫描线35均具有交叠部分，或者每一第一像素电极38与相邻
[0087]
9
CN 103137616 A
说 明 书
6/16页
的两根数据线36的其中之一具有交叠部分，或者每一第一像素电极38与相邻的两根数据线36均具有交叠部分，或者每一第一像素电极38与一根扫描线35和一根数据线36均具有交叠部分，或者每一第一像素电极38与两根扫描线35和一根数据线36均具有交叠部分，或者每一第一像素电极38与一根扫描线35和两根数据线36均具有交叠部分，或者每一第一像素电极38与两根扫描线35和两根数据线36均具有交叠部分。
在所述交叠部分，所述第一像素电极和与之交叠的扫描线和/或数据线之间设置
有屏蔽电极层37。在第一像素电极38至少与相邻的像素的数据线36、相邻的扫描线35其中之一具有交叠部分时，相对于第一像素电极与数据线和扫描线均没有交叠部分的情况，可以提高其所在像素的开口率。由于在交叠部分具有屏蔽电极层37，该屏蔽电极层可以对下层数据线、扫描线产生的电场具有屏蔽作用，因此在像素电极与相邻的数据线、相邻的扫描线具有交叠部分时，不会产生电容串扰现象。另外，由于没有采用现有技术的低k有机材料，相应的制造成本低，工艺简化，产品良率高。另外，由于没有厚厚的有机材料层，相应的TFT开关阵列基板的厚度也变薄。
[0095] 在图3所示的第一实施例中，第一像素电极38和与其耦接的数据线36具有交叠部分，和与相邻第一像素电极38耦接的扫描线35具有交叠部分。但本发明中，第一像素电极38与扫描线、数据线的交叠部分不限于图3中所示的具体例子，第一像素电极38可以和与其耦接的相邻的数据线36具有交叠部分，也和与其耦接的扫描线35具有交叠部分，和与相邻像素电极耦接的扫描线没有交叠部分。还可以是，第一像素电极38和与其耦接的数据线36具有交叠部分，和与其耦接的扫描线35没有交叠部分，和与相邻像素电极耦接的扫描线没有交叠部分；或者，第一像素电极38和与其耦接的数据线36没有交叠部分，与和与其耦接的扫描线35具有交叠部分，和与相邻像素电极耦接的扫描线没有交叠部分；或者，第一像素电极38和与其耦接的数据线36没有交叠部分，和与相邻像素电极耦接的扫描线35具有交叠部分，和与其耦接的扫描线35没有交叠部分。具体的交叠方式可以根据实际需要确定，本发明中，优选第一像素电极38和与其耦接的数据线36具有交叠部分，和与相邻像素电极耦接的扫描线35具有交叠部分，在该优选例中，像素的开口率可达到87.3％。相应的屏蔽电极层37与相邻数据线、扫描线的交叠方式与第一像素电极与相邻的数据线、扫描线的交叠方式相同，以达到防止电容串扰的目的。而且，第一像素电极38、屏蔽电极层37呈四边形，这样第一像素电极38、屏蔽电极层37也遮罩了TFT开关(如图3和图4所示)，进一步提高开口率，适用于电子纸。但第一像素电极38、屏蔽电极层37也可以不遮罩TFT开关，适用于液晶显示器。
[0094]
需要说明的是，第一像素电极与数据线、扫描线交叠部分的尺寸可以根据实际需要进行确定。
[0097] 在第一实施例中，屏蔽电极层37连接至公共电位，作为公共电极层。优选的，屏蔽电极层37在像素区域内延伸并与所述第一像素电极38相对，二者之间形成存储电容。并且，在该第一实施例中，屏蔽电极层37也覆盖TFT开关，这样更好的起到屏蔽作用。在屏蔽电极层也覆盖TFT开关时，该屏蔽电极层也可以屏蔽TFT开关产生的电场，更好的防止电容串扰现象。由于屏蔽电极层37连接至公共电位，作为公共电极层，那么屏蔽电极层37与第一像素电极38的交叠部分产生存储电容。调整蔽电极层37与第一像素电极38的交叠面积可以调整存储电容的大小。作为一种优选的实施方式，屏蔽电极层37在像素区域内延伸，
[0096]
10
CN 103137616 A
说 明 书
7/16页
可以增大存储电容。另外，屏蔽电极层37与数据线36在交叠部分也会产生存储电容；屏蔽电极层37与TFT开关的漏极在交叠部分也会产生存储电容，调节屏蔽电极层37与TFT开关的漏极的交叠面积可以调整存储电容的大小。对于电子纸或反射型液晶显示器而言，屏蔽电极层37与TFT开关的漏极均可在像素区域内延伸，以增大存储电容。[0098] 结合参考图3和图4，在该第一实施例中，TFT开关为双TFT开关，包括第一TFT开关31和第二TFT开关32，其中第一TFT开关31包括第一栅极311、位于第一栅极311两侧的第一源极312、第一漏极313；第二TFT开关32包括第二栅极321、位于第二栅极321两侧的第二源极322、第二漏极323；其中第一栅极311和第二栅极321均与扫描线35电连接，第一漏极313和第二源极322电连接，第二漏极323与第一像素电极38电连接。图3和图4中，第二漏极323在像素区域内延伸，以增大屏蔽电极层37与第二漏极323的交叠面积，增大存储电容。由于第二漏极323一般为金属材料，不透光，所以该实施例一般适用于需较大存储电容的电子纸或反射式液晶显示器。但对于存储电容要求不大的透射式液晶显示器而言，第二漏极323可以不延伸。[0099] 虽然，第一实施例中，以双TFT开关为例说明本发明的TFT开关，但本发明中，TFT开关不限于双TFT开关，也可以为单TFT开关以及本领域技术人员公知的其他开关。第一像素电极38通过过孔45与漏极电连接，在TFT开关为双TFT开关时，即第一像素电极38通过过孔45与第二漏极323电连接。且在屏蔽电极层37中具有开口44，开口44环绕过孔45，且孔径大于过孔45，防止屏蔽电极层37与过孔45电连接。[0101] 参考图4和图5，在该第一实施例中，数据线36、TFT开关的源极和漏极位于同一层，屏蔽电极层37和数据线36、TFT开关的源极和漏极之间设置有第一绝缘层，该第一绝缘层为覆盖TFT开关阵列和基底30的钝化层42。屏蔽电极层37和扫描线35之间设置有钝化层42和栅介质层41。栅介质层41覆盖TFT开关的栅极、扫描线以及基底30。屏蔽电极层37与第一像素电极38之间设置有第二绝缘层43，该第二绝缘层43作为存储电容的电容介质层使用。
[0102] 结合参考图3、图4和图5，以从基底30向上，逐层描述本发明的TFT阵列基板。[0103] 结合参考图3和图4、图5，位于基底30上第一层的第一栅极311、第二栅极321、多根扫描线35，在该层不形成公共电极层，公共电极层由之后的屏蔽电极层37充当(当然，如果想获得更大的存储电容，该层也可以形成公共电极层)；位于第二层的栅介质层41，覆盖第一栅极311、第二栅极321、扫描线35和基底30；位于第三层的TFT开关的有源区(图中未标号)，位于栅介质层41上；位于第四层的数据线36、第一源极312、第一漏极313、第二源极322、第二漏极323，且第二漏极323在像素区域内延伸(也可以不在像素区域内延伸，可以根据存储电容的大小需求进行选择)；位于第五层的钝化层42，该钝化层42覆盖TFT开关阵列、数据线36，在该实施例中，钝化层42平铺整个基板30，保护TFT开关；位于第六层的屏蔽电极层37，该屏蔽电极层37与相邻的数据线36、相邻的扫描线35具有交叠部分，且屏蔽电极层37也在像素区域内延伸，与公共电位电连接作为公共电极层，在该屏蔽电极层37具有开口44，该开口44为了使过孔45避开屏蔽电极层37，不与屏蔽电极层37电连接；位于第七层的第二绝缘层43，该第二绝缘层43作为电容介质层，在该实施例中，第二绝缘层43平铺整个TFT阵列基板；位于第八层的第一像素电极38，在第一绝缘层42和第二绝缘层43中具有过孔45，第一像素电极38通过过孔45与第二漏极323电连接，且第一像
[0100]
11
CN 103137616 A
说 明 书
8/16页
素电极38与相邻的数据线36、相邻的扫描线35均具有交叠部分，具体为第一像素电极38和与其耦接的数据线36、与相邻像素电极耦接的扫描线35具有交叠部分。具体的第一像素电极与数据线、扫描线的交叠部分的各种情况，在以上有具体描述，在此不做赘述。[0104] 在第一实施例中，第一像素电极38的材料为金属(适用于反射式LCD、电子纸)或透明导电材料，例如ITO材料(适用于透射式LCD、电子纸)，但不限于这些材料，也可以为本领域技术人员公知的其他材料。屏蔽电极层37的材料为金属(适用于反射式LCD、电子纸)或透明导电材料，例如ITO材料(适用于透射式LCD、电子纸)，但不限于这些材料，也可以为本领域技术人员公知的其他材料。基底30为玻璃基底，但不限于玻璃基底，也可以为本领域技术人员公知的其他材料。栅介质层41的材料为氧化硅，但不限于氧化硅，钝化层42的材料为氮化硅、氧化硅或者它们的组合，但不限于这些材料。第二绝缘层43的材料为氮化硅、氧化硅或者它们的组合，但不限于这些材料。
[0105] 图6为本发明第一实施例的TFT阵列基板的形成方法的流程示意图，参考图6，本发明第一实施例的TFT阵列基板的形成方法包括：[0106] 步骤S11，提供基底；[0107] 步骤S12，在所述基底上形成TFT开关阵列，所述TFT开关阵列包括多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；步骤S13，形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；[0109] 步骤S14，在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层至少与所述数据线、扫描线其中之一具有交叠部分；[0110] 步骤S15，在所述屏蔽电极层上形成第二绝缘层；[0111] 步骤S16，在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述TFT开关的漏极；
[0112] 步骤S17，在所述第二绝缘层上形成像素电极层，图案化所述像素电极层形成像素电极阵列，每一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一像素电极覆盖所述交叠部分。
[0113] 图7-图15为本发明第一实施例的TFT开关阵列基板形成方法沿图3所示的a-a方向的剖面结构流程示意图，下面结合参考图6和图7-图15详细说明本发明第一实施例的TFT开关阵列基板形成方法。[0114] 结合参考图6和图7、图3，执行步骤S11，提供基底30。基底30的材料为玻璃基底，但不限于玻璃基底，例如也可以采用石英基底或塑料基底。[0115] 结合参考图6和图11、图3，执行步骤S12，在所述基底30上形成TFT开关阵列，所述TFT开关阵列包括多根扫描线35、与所述多根扫描线35交叉的多根数据线36、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极。作为一种优选的实施方式，步骤S12形成TFT开关阵列的同时，还可以形成公共电极层，以增大存储电容。
[0108] [0116]
下面以双TFT开关为例说明步骤S12，形成TFT开关阵列的方法为：参考图8，首先
在基底30上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描线。具体到双TFT开关，即形成第一栅极311、第二栅极321、与第一栅极311和第二栅极321电连接的扫
12
CN 103137616 A
说 明 书
9/16页
描线35，在该步骤中，没有形成公共电极层，公共电极层由之后形成的屏蔽电极层充当，并且在此步骤还形成外围区域的公共电极。当然若要增大存储电容，此步骤也可以形成与栅极、扫描线位于同一层的公共电极层(图中未画出)。参考图9，形成栅介质层41，覆盖所述栅极、扫描线和基底，具体即为覆盖第一栅极311、第二栅极321、扫描线35和基底30；参考图10，在所述栅介质层41上形成半导体层(例如多晶硅)，图案化该半导体层形成TFT的有源区34；参考图11，形成第二导电层，覆盖所述有源区和栅介质层41，对所述第二导电层进行图案化，形成源极、漏极和数据线，在TFT开关为双TFT开关时，即形成第一源极312、第一漏极313、第二源极322、第二漏极323和数据线36，第一源极312与数据线36连接、第一漏极313与第二源极322连接。作为一种优选的实施方式，为了增大存储电容，第二漏极323在像素区域内延伸并和前述与栅极位于同一层的公共电极层之间形成存储电容。当然，如果不需要大的存储电容，第二漏极323也可以不在像素区域内延伸。其中，形成TFT开关需要用到三道掩膜工艺。[0117] 本发明中，TFT开关为双TFT开关，也可以为单TFT开关，单TFT开关与双TFT开关的形成工艺相同，只是在进行各膜层的图案化时需要调整需要刻蚀形成的图案。[0118] 结合参考图6和图12、图3，执行步骤S13，形成第一绝缘层，覆盖所述TFT开关阵列和所述基底30，该第一绝缘层即为钝化层42，起到保护TFT开关的作用。钝化层42的材料为氮化硅、氧化硅或者它们的组合，形成方法为化学气相沉积。在该步骤中不对钝化层进行图形化，此时可以节省一道掩膜工艺。结合参考图6和图13、图3，执行步骤S14，在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层37，所述屏蔽电极层37至少与所述扫描线35、数据线36其中之一具有交叠部分。导电层的形成方法为气相沉积，图案化导电层的方法为光刻、刻蚀。具体的关于图案化时需要刻蚀掉的导电层，需要根据形成的屏蔽电极层的位置、形状确定，以上结构部分对屏蔽电极层的材料、以及位置、形状结构的内容可以援引于此，在此不做赘述。需要说的是，该第一实施例中，刻蚀导电层形成屏蔽电极层37时，需要将像素电极与第二漏极电连接的过孔45所在区域的导电材料刻蚀掉，避免屏蔽电极层与过孔45电连接，因此，在屏蔽电极层37中形成有开口44，该开口44环绕之后形成的过孔45，其孔径大于之后形成的过孔45，并且不能与过孔45接触。作为一种优选实施方式，刻蚀导电层形成屏蔽电极层37时，屏蔽电极层37可以覆盖TFT开关。[0120] 在该实施例中，屏蔽电极层37在像素区域内延伸，且连接至公共电位，作为公共电极层。形成屏蔽电极层37需要用到第四道掩膜工艺。[0121] 结合参考图6和图14、图3，执行步骤S15，在所述屏蔽电极层37上形成第二绝缘层43。具体的，第二绝缘层43覆盖屏蔽电极层37、填充开口44以及其他下层结构，也就是说，第二绝缘层43平铺整个TFT阵列基板，但第二绝缘层不限于平铺整个TFT阵列基板，只要覆盖屏蔽电极层37即可。该第二绝缘层43作为电容介质层，其材料为氮化硅或氧化硅，或者它们的组合，形成方法为化学气相沉积。[0122] 结合参考图6和图15、图3，执行步骤S16，在所述第一绝缘层42、第二绝缘层43中刻蚀过孔45暴露出所述TFT开关的漏极，过孔45穿过开口44；步骤S17，在所述第二绝缘层43上形成像素电极层，图案化所述像素电极层形成像素电极38阵列，每一像素电极38通过所述过孔45与对应的TFT开关漏极电连接，且至少有一像素电极38覆盖所述交叠部
[0119]
13
CN 103137616 A
说 明 书
10/16页
分。此时，该像素电极38和扫描线35、数据线36其中之一具有交叠部分，但在该交叠部分内，垂直于基板的方向上，该像素电极38和与之交叠的扫描线35和/或数据线36具有屏蔽电极层37，达到防止电容串扰的目的。另外，屏蔽电极层37连接到公共电位，作为公共电极，和与之交叠的像素电极38之间形成存储电容。作为一种优选实施方式，如果屏蔽电极层37可以覆盖TFT开关，像素电极38也可以覆盖TFT开关，这样像素电极38与TFT开关之间由于有屏蔽电极层37的存在，防止了像素电极38与TFT开关之间的相互干扰，同时像素电极38覆盖TFT开关增大了开口率(特别是对反射式LCD、电子纸)。[0123] 具体形成过孔45的方法为：在所述第二绝缘层43上形成图形化的光刻胶层，定义出过孔的位置(位于该开口44范围内)；以所述图形化的光刻胶层为掩膜依次刻蚀所述第二绝缘层43、第一绝缘层42，在第二绝缘层43、第一绝缘层42中形成过孔45，过孔45的底部暴露出第二漏极323；之后去除所述图形化的光刻胶层。其中形成过孔需要用到第五道掩膜工艺。
[0124] 形成像素电极阵列的方法具体为：形成导电层，覆盖所述第二绝缘层43和过孔45的侧壁、底部；之后，图形化导电层形成像素电极38，像素电极38与作为公共电极层的屏蔽电极层37相对，且一个像素电极38覆盖步骤S14中屏蔽电极层37与所述扫描线35、数据线36其中之一的交叠部分。其中，图形化导电层时，需要根据像素电极的具体尺寸、形状、位置确定图形化时的图形。在第一实施例中，像素电极38和与之耦接的数据线36具有交叠部分，和与相邻像素电极耦接的扫描线35具有交叠部分。但本发明中，像素电极38与扫描线、数据线的交叠部分不限于图3中所示的具体例子，像素电极38可以和与之耦接的数据线36具有交叠部分，也和与之耦接的扫描线35具有交叠部分。但本发明该第一实施例的形成TFT阵列基板的方法中，第一像素电极不限于和与之耦接的数据线36具有交叠部分，也和与之耦接的扫描线35具有交叠部分，具体的交叠方式可以参见以上结构部分相应的描述。具体的交叠方式可以根据实际需要确定，本发明中，优选像素电极38和与之耦接的数据线36具有交叠部分，和与相邻像素电极耦接的扫描线35具有交叠部分，在该优选例中，像素的开口率可达到87.3％；而且，像素电极38、屏蔽电极层37呈四边形，这样像素电极38、屏蔽电极层37也遮罩了TFT开关，可以更好的防止电容串扰现象。[0125] 在该第一实施例中，形成像素电极用到第六道掩膜工艺。[0126] 需要说明的是，图3、图4和图5的实施例中的第一像素电极38对应该方法部分的像素电极38。
本发明第一实施例的形成TFT阵列基板的方法，用了六道掩膜工艺，没有使用现
有技术中的有机材料层，因此成本相应降低，制造工艺也相对简单，产品的良率也相应提高。
[0128] 第二实施例
[0129] 图16是本发明第二实施例的TFT阵列基板的局部平面示意图，图17是图16所示TFT阵列基板沿a-a方向的剖面结构示意图，图18是本发明第二实施例的TFT阵列基板的一种像素排列的平面示意图，结合参考图16、图17和图18，本发明第二实施例的TFT阵列基板包括：
[0130] 基底100；位于所述基底100上的TFT开关阵列，所述TFT开关阵列包括多根扫描线52、与所述多根扫描线52交叉的多根数据线51、多个TFT开关；通常多根扫描线52平
[0127]
14
CN 103137616 A
说 明 书
11/16页
行设置，多根数据线51平行设置且与扫描线52相互垂直，扫描线52和数据线51围成的区域为像素区域；每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；位于所述基底100上的像素电极阵列，每一像素电极与对应的TFT开关漏极电连接；在第二实施例中，像素电极阵列中至少具有一个第一像素电极54，并且至少具有一个第二像素电极64，其中每一第一像素电极54至少与扫描线52、数据线51的其中之一具有交叠部分，具体为，每一第一像素电极54至少与相邻的扫描线52、相邻的数据线51的其中之一具有交叠部分；在所述交叠部分，所述第一像素电极54和与之交叠的扫描线52和/或数据线51之间设置有屏蔽电极层53；每一第二像素电极64与对应的TFT开关漏极位于同一层并电连接。
[0131] 在该第二实施例中，屏蔽电极层53连接至公共电位，作为公共电极层。优选的，屏蔽电极层53在像素区域内延伸并与所述第一像素电极54相对，二者之间形成存储电容。在垂直基底100方向上，在所述基底100和第二像素电极64之间具有公共电极层63，该公共电极层63和扫描线、栅极位于同一层。公共电极层63与第二像素电极64之间形成存储电容。具体的，每一第二像素电极64可以由漏极在像素区域内延伸而成，即第二像素电极64可以由在像素区域内延伸的漏极充当，对于双TFT开关，为第二漏极523在像素区域内延伸充当第二像素电极64；但第二像素电极64也可以是单独形成的，而非由第二漏极延伸而成，只要保证两者在同一层且电连接即可。也就是说，在第二实施例中，TFT阵列基板包括第一像素结构50和第二像素结构60，第一像素结构的存储电容由屏蔽电极层53、第一像素电极54以及两者之间的第二绝缘层130组成，第二像素结构的存储电容由公共电极层63、第二像素电极64以及两者之间的栅介质层110组成。参考图17，当然，如果想要增大第一像素结构50的存储电容，可以将该像素的TFT开关的漏极在像素区域内延伸形成电极64′，其与屏蔽电极层53之间也可以形成存储电容。进一步的，在垂直基底100方向上，若在所述基底100和电极64′之间形成公共电极层63′，电极64′与公共电极层63′之间还会形成存储电容。
[0132] 在第二实施例中，由于第一像素电极和扫描线、数据线的交叠部分具有屏蔽电极层53，该屏蔽电极层53可以对下层数据线、扫描线产生的电场具有屏蔽作用，因此第一像素电极与对应的数据线、对应的扫描线具有交叠部分时，提高了像素的开口率，也不会产生电容串扰现象。另外，由于没有采用现有技术的低k有机材料，相应的制造成本低，工艺简化，产品良率高。另外，由于没有厚厚的有机材料层，相应的TFT开关阵列基板的厚度也变薄。
在图16所示的实施例中，TFT开关也为双TFT开关，但不限于双TFT开关，也可以
为单TFT开关，第一实施例中关于TFT开关的详细细节可以援引于此。[0134] 并且，在该第二实施例中，屏蔽电极层53也覆盖TFT开关，这样更好的起到屏蔽作用。在屏蔽电极层也覆盖TFT开关时，该屏蔽电极层也可以屏蔽TFT开关产生的电场，更好的防止电容串扰现象。此时，第一像素电极也可以覆盖TFT开关，进一步增大开口率。[0135] 在图16、图17、图18所示的第二实施例中，第一像素电极54和与之耦接的数据线51、扫描线52、和与相邻像素电极耦接的数据线51、与相邻像素电极耦接的扫描线52均具有交叠部分，可以更好的提高像素的开口率。但本发明第二实施例中，第一像素电极54与数据线51、扫描线52相交叠的情况不限于和与之耦接的数据线51、扫描线52、与相邻像素
[0133]
15
CN 103137616 A
说 明 书
12/16页
电极耦接的数据线51、与相邻像素电极耦接的扫描线52均具有交叠部分；还可以为，第一像素电极54和与之耦接的数据线51、与相邻像素电极耦接的数据线51具有交叠部分，和与之耦接的扫描线52、与相邻像素电极耦接的扫描线52没有交叠部分；除了以上所列情况，本领域技术人员根据本发明第二实施例的教导，可以毫无疑问的推知第一像素电极54与数据线、扫描线交叠的情况，只要保证第一像素电极54至少与相邻的数据线、相邻的扫描线其中之一具有交叠部分就可以满足提高像素的开口率。[0136] 在第二实施例中，第一像素电极54与第二像素电极64相邻，但第一像素电极54和第二像素电极64也可以不相邻，而且，在本发明中，TFT阵列基板除了包括第一像素电极54和第二像素电极64之外，还可以包括现有技术中公知的像素电极，这样也可以提高整个TFT阵列基板的开口率，但本发明中，参考图18，优选第一像素电极54和第二像素电极64相邻，且像素电极阵列由第一像素电极54和第二像素电极64间隔排列而成。在第一像素电极54和第二像素电极64相邻，且像素电极阵列由第一像素电极54和第二像素电极64间隔排列而成时，第一像素电极54可以延伸至相邻像素，且覆盖与相邻像素电极耦接的数据线51、扫描线52；相应的，屏蔽电极层53也延伸至相邻像素，且覆盖与相邻像素电极耦接的数据线51、扫描线52，起到屏蔽作用。当第一像素电极54延伸至相邻像素且覆盖相邻像素的与之相邻的数据线51、扫描线52时，像素的开口率可到达95％。另外，在本发明第二实施例中，第一像素电极54与第二像素电极64可以具有交叠部分，相应的，第一像素电极与第二像素电极的交叠部分内，所述屏蔽电极层也延伸至所述第一像素电极与第二像素电极的交叠部分，起到屏蔽作用。在此种情况下，像素的开口率更高。
[0138] 参考图17，屏蔽电极层53和数据线51之间设置有第一绝缘层，该第一绝缘层为覆盖TFT开关和基底100的钝化层120。屏蔽电极层53和扫描线52(图中剖切位置未能示出扫描线)之间设置有钝化层120和栅介质层110，栅介质层110覆盖TFT开关的栅极、扫描线。屏蔽电极层53与第一像素电极54之间设置有第二绝缘层130，该第二绝缘层130作为电容介质层使用。
[0139] 第一像素电极54通过设置于第一绝缘层、第二绝缘层的过孔与漏极电连接，关于第一像素电极通过过孔与相应的TFT开关漏极电连接的情况，详见第一实施例中第一像素电极通过过孔与漏极电连接的描述，在此不做赘述。并且，在该实施例中，屏蔽电极层与需要避开过孔，防止过孔与屏蔽电极层电连接，关于屏蔽电极层避开过孔的具体细节可以参见第一实施例相关部分，在此不做赘述。[0140] 在第二实施例中，第一像素电极54的材料为金属(适用于反射式LCD、电子纸)或透明导电材料，例如ITO(适用于透射式LCD、电子纸)，但不限于所列材料，也可以为本领域技术人员公知的其他材料。第二像素电极64的材料为金属(适用于反射式LCD、电子纸)或透明导电材料，例如ITO(适用于透射式LCD、电子纸)，但不限于所列材料，也可以为本领域技术人员公知的其他材料。屏蔽电极层53的材料为金属或透明导电材料例如ITO，但不限于所列材料，也可以为本领域技术人员公知的其他材料。
[0137]
基底100为玻璃基底，但不限于玻璃基底，也可以为本领域技术人员公知的其他透明材料。所述钝化层120的材料为氮化硅、氧化硅或者它们的组合，但不限于这些材料；栅介质层110的材料为氮化硅、氧化硅或者它们的组合，但不限于这些材料。第二绝缘层
[0141]
16
CN 103137616 A
说 明 书
13/16页
130的材料为氮化硅、氧化硅或者它们的组合，但不限于这些材料。[0142] 结合参考图16、图17，沿垂直基底100方向逐层详述说明本发明的TFT阵列基板，并且以TFT开关为双TFT开关(第一TFT开关51和第二TFT开关52)为例说明：位于基底100上第一层的第一栅极511、第二栅极521、扫描线52、公共电极层63，该公共电极层63与第二像素电极64相对。位于第二层的栅介质层110，覆盖第一栅极511、第二栅极521、扫描线52、公共电极层63和基底100。位于第三层的TFT开关的有源区(图中的剖切位置未示意出)，位于栅介质层110上。位于第四层的数据线51、第一源极512、第一漏极513、第二源极522、第二漏极523，且第二漏极523在像素区域内延伸充当第二像素电极64，第二像素电极64与公共电极层63相对。位于第五层的钝化层120，该钝化层120覆盖TFT开关阵列、数据线51，在该实施例中，钝化层120平铺整个TFT阵列基板，起到保护TFT开关和数据线的作用。位于第六层的屏蔽电极层53，该屏蔽电极层53和公共电极层63在平行基底100方向上相邻，且屏蔽电极层53也在像素区域内延伸，屏蔽电极层53与数据线51、扫描线52具有交叠部分；屏蔽电极层53与公共电位电连接作为公共电极层，由于屏蔽电极层53和公共电极层63两者均与公共电位连接，因此两者同电位，可以有交叠部分，也可以没有交叠部分；该屏蔽电极层具有第一开口(图17的剖切位置未能示意出第一开口)，该第一开口为了使过孔避开屏蔽电极层，不与屏蔽电极层电连接。该屏蔽电极层在第二像素电极64区域还具有第二开口71，该第二开口71为了使第二像素电极64暴露出来，第二像素电极64产生的电场不会被屏蔽电极层屏蔽。位于第七层的第二绝缘层130，该第二绝缘层130作为电容介质层，在该实施例中，第二绝缘层130平铺整个TFT阵列基板。位于第八层的第一像素电极64，第一像素电极64和屏蔽电极层63相对设置，在第一绝缘层和第二绝缘层130中具有过孔，第一像素电极64通过过孔与第二漏极电连接，且第一像素电极64和与之耦接的数据线51、扫描线52具有交叠部分，在该实施例中，第一像素电极64和与相邻像素电极耦接的数据线51、扫描线52也具有交叠部分，可以更好的提高开口率。[0143] 在第二实施例中，像素电极阵列中包括第一像素电极和第二像素电极，其中每一第二像素电极与TFT开关的漏极位于同一层并且电连接；屏蔽电极层在像素区域内延伸与所述第一像素电极相对，且连接至公共电位，作为公共电极层；在垂直基底方向上，在所述基底和第二像素电极之间具有公共电极层。第一像素电极和第二像素电极相邻，第一像素电极和与之耦接的扫描线、与之耦接的数据线具有交叠部分，和与相邻像素电极耦接的扫描线、与相邻像素电极耦接的数据线也具有交叠部分，在这种情况下，像素的开口率可达到95％。另外，第一像素电极和第二像素电极也可以具有交叠部分，在交叠部分内，所述屏蔽电极层也延伸至所述第一像素电极与第二像素电极的交叠部分，在这种情况下，像素的开口率几乎可以达到100％。而且，由于屏蔽电极层53位于第一像素电极与数据线、扫描线以及第二像素电极的交叠部分，且位于数据线、扫描线上方，这样可以屏蔽数据线、扫描线产生的电场，防止第一像素电极与交叠的数据线、扫描线以及第二像素电极之间产生寄生电容。并且，由于没有现有技术中厚厚的有机材料层，因此TFT阵列基板的厚度减薄。[0144] 图19为本发明第二实施例的TFT阵列基板的形成方法的流程示意图，参考图19，本发明第二实施例的TFT阵列基板的形成方法包括：
步骤S21，提供基底；
[0146] 步骤S22，在所述基底上形成TFT开关阵列和公共电极层，所述TFT开关阵列包括
[0145]
17
CN 103137616 A
说 明 书
14/16页
多根扫描线、与所述多根扫描线交叉的多根数据线、多个TFT开关，每一TFT开关包括：与所述扫描线电连接的栅极、与所述数据线电连接的源极、漏极；至少一个漏极在像素区域内延伸作为第二像素电极；所述公共电极层与所述第二像素电极相对；[0147] 步骤S23，形成第一绝缘层，覆盖所述TFT开关阵列和所述基底；[0148] 步骤S24，在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层，所述屏蔽电极层在所述第二像素电极区域具有第二开口，且至少与所述扫描线、数据线之一有交叠部分；[0149] 步骤S25，形成第二绝缘层，覆盖所述屏蔽电极层及其第二开口；；[0150] 步骤S26，在所述第一绝缘层、第二绝缘层中刻蚀过孔暴露出所述漏极；[0151] 步骤S27，在所述第二绝缘层上形成第一像素电极层，图案化所述第一像素电极层形成第一像素电极，所述第一像素电极与所述第二像素电极间隔排列，每一第一像素电极通过所述过孔与对应TFT开关漏极电连接，且至少有一第一像素电极所述交叠部分。
[0152] 图20-图25为本发明第二实施例的TFT开关阵列基板形成方法沿图16所示的a-a方向的剖面结构流程示意图，下面结合参考图16、图19和图20-图25详细说明本发明第二实施例的TFT开关阵列基板形成方法。[0153] 结合参考图19和图20、图16，执行步骤S21，提供基底100。基底100的材料为玻璃基底，但不限于玻璃基底，例如也可以采用石英基底或塑料基底。[0154] 结合参考图19和图21、图16，执行步骤S22，在所述基底100上形成TFT开关阵列和公共电极层63，所述TFT开关阵列包括多根扫描线52、与所述多根扫描线52交叉的多根数据线51、多个TFT开关，每一TFT开关包括：与所述扫描线52电连接的栅极、与所述数据线51电连接的源极、漏极；至少一个漏极在像素区域内延伸作为第二像素电极64，所述公共电极层63与所述第二像素电极64相对。[0155] 下面以双TFT开关为例说明步骤S22，需要说明的是在图示的剖切位置未能完全显示出TFT开关的各个结构，可以结合参考第一实施例中形成TFT开关的示意图。形成TFT开关的方法为：首先在基底100上形成第一导电层，对所述第一导电层进行图案化，形成栅极、扫描线52和公共电极层63，具体到双TFT开关，即形成第一栅极511、第二栅极521、与第一栅极511和第二栅极521电连接的扫描线52、公共电极层63，公共电极层63仅位于相邻两像素中的第二像素电极所在区域，与之后形成的第二像素电极相对，二者之间形成存储电容，在该步骤中，没有形成相邻两像素中的第一像素电极所在区域的公共电极层，第一像素电极所在区域的的公共电极层由之后形成的屏蔽电极层充当，并且在此步骤还形成外围区域的公共电极。当然若要增大存储电容，此步骤也可以在第一像素电极所在区域形成与栅极、扫描线位于同一层的公共电极层(图中未画出)。接着，形成栅介质层110，覆盖所述栅极、扫描线和基底，具体即为覆盖第一栅极511、第二栅极521、扫描线52、公共电极层63和基底100；在所述栅介质层110上形成有源区(图中未示出)；形成第二导电层，覆盖所述有源区和栅介质层110，对所述第二导电层进行图案化，形成源极、漏极和数据线，在TFT开关为双TFT开关时，即形成第一源极512、第一漏极513、第二源极522、第二漏极523和数据线51，其中，第二漏极523在像素区域内延伸形成第二像素电极64，但第二像素电极64可以在该图形化步骤中单独形成，再将第二像素电极与第二漏极523电连接。其中，形成TFT开关需要用到三道掩膜工艺。
18
CN 103137616 A[0156]
说 明 书
15/16页
第二实施例中，TFT开关为双TFT开关，也可以为单TFT开关，单TFT开关与双TFT
开关的形成工艺相同，只是在进行各膜层的图案化时需要调整需要刻蚀形成的图案。[0157] 结合参考图19和图22、图16，执行步骤S23，形成第一绝缘层，覆盖所述TFT开关阵列和所述基底100。该第一绝缘层即为钝化层120，起到保护TFT开关的作用，在具体应用中，钝化层120平铺整个TFT阵列基板。钝化层120的材料为氮化硅、氧化硅或者它们的组合，形成方法为化学气相沉积。在该步骤中不对钝化层进行图形化，此时可以节省一道掩膜工艺。
[0158] 结合参考图19和图23、图16，执行步骤S24，在所述第一绝缘层上形成导电层，图案化所述导电层形成屏蔽电极层53，所述屏蔽电极层53在所述第二像素电极区域具有第二开口71，且至少与所述扫描线52、数据线51之一有交叠部分。在该步骤中刻蚀导电层形成屏蔽电层53时，屏蔽电极层具有第一开口(图示剖切位置未示出)，形成该第一开口的目的是防止之后形成的过孔与屏蔽电极层电连接，因此需要将过孔经过区域的导电层刻蚀掉。屏蔽电极层53还具有第二开口71，暴露出第二像素电极。关于屏蔽电极层53与数据线51、扫描线52交叠的情况可以具体参考结构部分的描述。关于第一开口的详细情况可以参见第一实施例的形成TFT阵列基板中相应部分的描述。形成第一开口、第二开口用到第四道掩膜工艺。
[0159] 结合参考图19和图24、图16，执行步骤S25，形成第二绝缘层130，覆盖所述屏蔽电极层53及其第二开口71；具体的，第二绝缘层130覆盖屏蔽电极层53、填充开口71以及其他下层结构，也就是说，第二绝缘层130平铺整个TFT阵列基板，但第二绝缘层不限于平铺整个TFT阵列基板，只要覆盖屏蔽电极层53、填充开口71即可。该第二绝缘层130作为电容介质层，其材料为氮化硅或氧化硅，或者它们的组合，形成方法为化学气相沉积。[0160] 结合参考图19和图25、图16，执行步骤S26，在所述第一绝缘层、第二绝缘层130中刻蚀过孔暴露出所述漏极；步骤S27，在所述第二绝缘层130上形成第一像素电极层，图案化所述第一像素电极层形成第一像素电极54，所述第一像素电极54与所述第二像素电极64间隔排列，每一第一像素电极通过所述过孔与对应的TFT开关漏极电连接，且至少有一第一像素电极覆盖所述交叠部分。[0161] 具体形成过孔的方法为：在所述第二绝缘层130上形成图形化的光刻胶层，定义出过孔的位置(位于第一开口范围内)；以所述图形化的光刻胶层为掩膜依次刻蚀所述第二绝缘层130、第一绝缘层，在第二绝缘层130、第一绝缘层中形成过孔，过孔的底部暴露出第二漏极523；之后去除所述图形化的光刻胶层。其中形成过孔需要用到第五道掩膜工艺。具体的图示可以参见第一实施例形成TFT阵列基板中的相应部分。
形成第一像素电极54的方法具体为：形成导电层，覆盖所述第二绝缘层130和过
孔的侧壁、底部；之后，图形化导电层形成第一像素电极54，第一像素电极与扫描线、数据线其中之一具有交叠部分，具体的第一像素电极54与扫描线、数据线交叠部分的情况详见结构部分的描述，在此不做赘述。其中，图形化导电层时，需要根据像素电极的具体尺寸、形状、位置确定图形化时的图形。具体的交叠方式可以根据实际需要确定，本发明图示的实施例中，第一像素电极54和与之耦接的数据线、与之耦接的扫描线具有交叠部分，和相邻像素电极耦接的扫描线、和相邻像素电极耦接的数据线也具有交叠部分，在该优选例中，像素的开口率可达到95％。可选的，第一像素电极54、屏蔽电极层53均呈四边形，这样第一像
[0162]
19
CN 103137616 A
说 明 书
16/16页
素电极、屏蔽电极层也遮罩了TFT开关。[0163] 在该第二实施例中，形成第一像素电极用到第六道掩膜工艺。[0164] 本发明第二实施例的形成TFT阵列基板的方法，也是用了六道掩膜，没有使用现有技术中的有机材料层，因此成本相应降低，而且制造工艺也相对简单，产品的良率也相应提高。
本发明第一实施例的TFT阵列基板，可以应用于电子纸显示，也可以用于反射式
LCD显示。
[0166] 基于以上所述的TFT阵列基板，本发明还提供一种显示面板，包括：[0167] 所述的TFT阵列基板；
[0168] 位于所述TFT阵列基板上的电子纸膜；[0169] 位于所述电子纸膜上的透明电极；[0170] 位于所述透明电极上的透明基板。[0171] 其中，关于TFT阵列基板的具体细节可以参见以上多TFT阵列基板的详细描述，在此不做赘述。关于电子纸膜、电子纸膜上的透明电极以及透明基板均为本领域技术人员的公知技术，在此不做赘述。
[0172] 由于使用了本发明的TFT阵列基板，本发明的可以用于电子纸的显示面板，具有高的像素开口率，显示效果好，而且厚度较薄，形成工艺也相对简单。[0173] 基于以上所述的TFT阵列基板，本发明还提供另一种显示面板，包括：[0174] 所述的TFT阵列基板；
[0175] 位于所述TFT阵列基板上的反射层；[0176] 位于所述反射层上的液晶层；[0177] 位于所述液晶层上的滤光板。[0178] 其中，关于TFT阵列基板的具体细节可以参见以上多TFT阵列基板的详细描述，在此不做赘述。关于该反射式液晶显示面板的其他方面不做详述，其为本领域的公知技术。[0179] 由于使用了本发明的TFT阵列基板，本发明的可以用于反射式显示面板，具有高的像素开口率，显示效果好，而且厚度较薄，形成工艺也相对简单。[0180] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
[0165]
20
CN 103137616 A
说 明 书 附 图
1/11页
图1
图2
21
CN 103137616 A
说 明 书 附 图
2/11页
图3
图4
22
CN 103137616 A
说 明 书 附 图
3/11页
图5
23
CN 103137616 A
说 明 书 附 图
4/11页
图6
24
CN 103137616 A
说 明 书 附 图
5/11页
图7
图8
图9
图10
图11
25
CN 103137616 A
说 明 书 附 图
6/11页
图12
图13
图14
图15
26
CN 103137616 A
说 明 书 附 图
7/11页
图16
图17
27
CN 103137616 A
说 明 书 附 图
8/11页
图18
28
CN 103137616 A
说 明 书 附 图
9/11页
图19
29
CN 103137616 A
说 明 书 附 图
10/11页
图20
图21
图22
图23
30
CN 103137616 A
说 明 书 附 图
11/11页
图24
图25
31
因篇幅问题不能全部显示，请点此查看更多更全内容