您的当前位置：首页中山大学计算机组成原理实验多周期CPU设计

中山大学计算机组成原理实验多周期CPU设计

来源：筏尚旅游网

计算机组成原理实验

《计算机组成原理实验》

实验报告

（实验四）

学院名称：专业（班级）：学生姓名：学时

号：

数据科学与计算机学院

年

间： 2019

12 月 14 日

计算机组成原理实验

成绩 :

实验四：多周期CPU设计与实现

一. 实验目的

(1) 认识和掌握多周期数据通路图的构成、原理及其设计方法；

(2) 掌握多周期CPU的实现方法，代码实现方法；

(3) 认识和掌握指令与CPU的关系； (4) 掌握多周期CPU的测试方法。

二. 实验内容

设计一个多周期CPU，该CPU在单周期指令集的基础上 ==> 算术运算指令

（1）add rd , rs, rt 000000 rs(5位) rt(5位) rd(5位) 00000 100000 功能：GPR[rd] ← GPR[rs] + GPR[rt]。（2）sub rd , rs , rt 000000 rs(5位) rt(5位) rd(5位) 00000 100010 功能：GPR[rd] ← GPR[rs] - GPR[rt]。（3）addiu rt , rs ,immediate 001001 rs(5位) rt(5位) immediate(16位) 功能：GPR[rt] ← GPR[rs] + zero_extend(immediate)； immediate做符号扩展再参加“加”运算。

（4）addi rt , rs ,immediate 001000 加“加”运算。

rs(5位) rt(5位) immediate(16位) 功能：GPR[rt] ← GPR[rs] + sign_extend(immediate)； immediate做符号扩展再参

==> 逻辑运算指令

（5）andi rt , rs ,immediate 001100 rs(5位) rt(5位) immediate(16位) 功能：GPR[rt] ← GPR[rs] and zero_extend(immediate)；immediate做0扩展再参加“与”运算。

（6）and rd , rs , rt 000000 rs(5位) rt(5位) rd(5位) 00000 100100 功能：GPR[rd] ← GPR[rs] and GPR[rt]。（7）ori rt , rs ,immediate 001101 rs(5位) rt(5位) immediate(16位) 计算机组成原理实验

功能：GPR[rt] ← GPR[rs] or zero_extend(immediate)。（8）or rd , rs , rt 000000

==>移位指令

（9）sll rd, rt,sa 000000 00000 rt(5位) rd(5位) sa(5位) 000000 功能：GPR[rd] ← GPR[rt] << sa。 ==>比较指令

（10） slti rt, rs,immediate 带符号数 001010 rs(5位) rt(5位) immediate(16位) 功能：if GPR[rs] < sign_extend(immediate) GPR[rt] =1 else GPR[rt] = 0。（11）slt rd, rs, rt 000000 000000 rs(5位) rs(5位) rt(5位) rt(5位) rd(5位) rd(5位) 00000 101010 00000 001011 （12）movn rd, rs, rt 功能：if GPR[rt] ≠ 0 then GPR[rd] ← GPR[rs]。 ==> 存储器读/写指令

（13）sw rt , offset (rs) 写存储器 101011 rs(5位) rt(5位) offset(16位) 功能：memory[GPR[base] + sign_extend(offset)] ← GPR[rt]。（14) lw rt , offset (rs) 读存储器 100011 rs(5位) rt(5位) offset (16位) 功能：GPR[rt] ← memory[GPR[base] + sign_extend(offset)]。（15）lhu rt, offset(base) 100101 base(5位) rt(5位) offset(16位) 功能：GPR[rt] ← memory[GPR[base] + offset]。

==> 分支指令

（16）beq rs,rt, offset 000100 rs(5位) rt(5位) offset (16位) 功能：if(GPR[rs] = GPR[rt]) pc←pc + 4 + sign_extend(offset)<<2 else pc ←pc + 4

特别说明：offset是从PC+4地址开始和转移到的指令之间指令条数。offset符号扩展之后左移2位再相加。为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将offset放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。（17）bne rs,rt, offset 000101 rs(5位) rt(5位) offset (16位) 功能：if(GPR[rs] != GPR[rt]) pc←pc + 4 + sign_extend(offset) <<2 else pc ←pc + 4

（18）bltz rs, offset

rs(5位) rt(5位) rd(5位) 00000 100101 功能：GPR[rd] ← GPR[rs] or GPR[rt]。

计算机组成原理实验

000001 rs(5位) 00000 offset (16位) 功能：if(GPR[rs] < 0) pc←pc + 4 + sign_extend (offset) <<2 else pc ←pc + 4。

==>跳转指令

（19）j addr 000010 addr(26位) 功能：PC ← {PC[31:28] , addr , 2’b0}，无条件跳转。说明：由于MIPS32的指令代码长度占4个字节，所以指令地址二进制数最低2位均为0，将指令地址放进指令代码中时，可省掉！这样，除了最高6位操作码外，还有26位可用于存放地址，事实上，可存放28位地址，剩下最高4位由pc+4最高4位拼接上。

（20）jr rs 000000 rs(5位) 0000000000 未用 001000 功能：PC ← GPR[rs]，跳转。

==> 停机指令（21）halt 111111 00000000000000000000000000(26位) 功能：停机；不改变PC的值，PC保持不变。 ==>调用子程序指令（22）jal addr 000011 addr[27:2] 功能：调用子程序，PC ← {PC[31:28] , addr , 2’b0}；GPR[$31] ← pc+4，返回地址设置；子程序返回，需用指令 jr $31。跳转地址的形成同 j addr 指令。

增加实现以下指令功能操作。本次实验中需要实现运算操作的溢出判断：ALU运算操作溢出时，ALU需给出一位溢出信号（部分指令可能需要用到该信号。对于溢出发生时，需要能检测识别出，且不写回溢出错误结果，但不需要设计异常处理功能）。需设计的指令与格式如下，指令的具体描述和功能以mips官方文档为准：

三. 实验原理

多周期CPU指的是将整个CPU的执行过程分成几个阶段，每个阶段用一个时钟去完成，然后开始下一条指令的执行，而每种指令执行时所用的时钟数不尽相同，这就是所谓的多周期CPU。CPU在处理指令时，一般需要经过以下几个阶段：

(1) 取指令(IF)：根据程序计数器pc中的指令地址，从存储器中取出一条指令，同时，pc根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入pc，当然得到的“地址”需要做些变换才送入pc。 (2) 指令译码(ID)：对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。

(3) 指令执行(EXE)：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。

(4) 存储器访问(MEM)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给

计算机组成原理实验

出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。 (5) 结果写回(WB)：指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。

实验中就按照这五个阶段进行设计，这样一条指令的执行最长需要五个(小)时钟周期才能完成，但具体情况怎样？要根据该条指令的情况而定，有些指令不需要五个时钟周期的，这就是多周期的CPU。

取指令 IF 指令译码 ID 指令执行 EXE 存储器访问 MEM 结果写回 WB 图1 多周期CPU指令处理过程

MIPS指令的三种格式：

其中，

op：为操作码；

rs：为第1个源操作数寄存器，寄存器地址（编号）是00000~11111，00~1F； rt：为第2个源操作数寄存器，或目的操作数寄存器，寄存器地址（同上）； rd：为目的操作数寄存器，寄存器地址（同上）； sa：为位移量（shift amt），移位指令用于指定移多少位；

funct：为功能码，在寄存器类型指令中（R类型）用来指定指令的功能；

immediate：为16位立即数，用作无符号的逻辑操作数、有符号的算术操作数、数据加载（Load）/数据保存（Store）指令的数据地址字节偏移量和分支指令中相对程序计数器（PC）的有符号偏移量； address：为地址。

计算机组成原理实验

图2 多周期CPU状态转移图

状态的转移有的是无条件的，例如从sIF状态转移到sID就是无条件的；有些是有条件的，例如sEXE状态之后不止一个状态，到底转向哪个状态由该指令功能，即指令操作码决定。每个状态代表一个时钟周期。

图3 多周期CPU控制部件的原理结构图

图3是多周期CPU控制部件的电路结构，三个D触发器用于保存当前状态，是时序逻辑电路，RST用于初始化状态“000“，另外两个部分都是组合逻辑电路，一个用于产生下一个阶段的状态，另一个用于产生每个阶段的控制信号。从图上可看出，下个状态取决于指令操作码和当前状态；而每个阶段的控制信号取决于指令操作码、当前状态和反映运算结果的状态zero标志和符号sign标志。

计算机组成原理实验

图4 多周期CPU数据通路和控制线路图

图4是一个简单的基本上能够在多周期CPU上完成所要求设计的指令功能的数据通路和必要的控制线路图。其中指令和数据各存储在不同存储器中，即有指令存储器和数据存储器。访问存储器时，先给出内存地址，然后由读或写信号控制操作。对于寄存器组，给出寄存器地址（编号），读操作时不需要时钟信号，输出端就直接输出相应数据；而在写操作时，在 WE使能信号为1时，在时钟边沿触发将数据写入寄存器。图中控制信号功能如表1所示，表2是ALU运算功能表。

表1 控制信号作用

控制信号名 RST PCWre 状态“0” 状态“1” 对于PC，初始化PC为程序首地址对于PC，PC接收下一条指令地址 PC不更改，相关指令：halt，另外，PC更改，相关指令：除指令halt外，除‘000’状态之外，其余状态慎另外，在‘000’(IF)状态时，修改PC改PC的值。的值合适。写指令寄存器不可用，从指令存储器到指令寄存器的通路阻断，指令寄存器IR的值不改变 ALU使能信号，其为0时即使时钟上升沿到来，ALU的值也不更改数据存储器写使能信号，为0时不写入数据。指令:lw 根据IM的输入地址，把对应的指令写入IR，用于状态001(ID) ALU可用，根据时钟上升沿到来时的输入把运算结果和零信号写入相应的寄存器。写内存可用，允许在时钟上升沿时把数据写入DM。指令:sw IRWre ALUenable MemWre 计算机组成原理实验

RegWre 无写寄存器组寄存器，相关指令：寄存器组寄存器写使能，相关指令：beq、bne、bltz、j、sw、jr、halt add、sub、addiu、and、andi、ori、xori、sll、slt、slti、lw、jal 来自寄存器堆data1输出，相关指来自移位数sa，同时，进行令：add、sub、addiu、and、andi、(zero-extend)sa，即 {{27{1'b0},sa}，ori、xori、slt、slti、sw、lw、beq、相关指令：sll bne、bltz 来自寄存器堆data2输出，相关指令：add、sub、and、slt、sll、beq、bne、bltz 这是一个特殊的信号，它用于movn指令的进行，movn指令应该在rt为0时调用写回模块，所以它应该被加在ALU上，同时它还充当着写回模块的一个使能信号来自sign或zero扩展的立即数，相关指令：addiu、andi、ori、xori、slti、lw、sw ALU的运算结果就是rt，所产生的zero信号将被和move信号本身一起接入WB模块。当zero&move==1时，就启动写回rd<-rs. ALUSrcA ALUSrcB Move WrRegDSrc[1:0] 00: 来自ALU运算结果的输出，相关指令：add、sub、addiu、and、andi、ori、xori、sll、slt、slti 01: 来自数据存储器（Data MEM）的输出，相关指令：lw 10:写入寄存器组寄存器的数据来自pc+4(pc4），相关指令：jal，写$31 (zero-extend)immediate，相关指令：andi、xori、ori； (sign-extend)immediate，相关指令：addiu、slti、lw、sw、beq、bne、bltz； Extop PCSrc[1..0] 00：pc<－pc+4，相关指令：add、addiu、sub、and、andi、ori、xori、 slt、slti、sll、sw、lw、beq(zero=0)、bne(zero=1)、bltz(sign=0)； 01：pc<－pc+4+(sign-extend)immediate ×4，相关指令：beq(zero=1)、 bne(zero=0)、bltz(sign=1)； 10：pc<－rs，相关指令：jr； 11：pc<－{pc[31:28],addr[27:2],2'b00}，相关指令：j、jal；写寄存器组寄存器的地址，来自： 00：0x1F($31)，相关指令：jal，用于保存返回地址（$31<-pc+4）； 01：rt字段，相关指令：addiu、andi、ori、xori、slti、lw； 10：rd字段，相关指令：add、sub、and、slt、sll； 11：未用； ALU 8种运算功能选择(000-111)，看功能表 RegDst[1..0] ALUOp[2..0] 相关部件及引脚说明： Instruction Memory：指令存储器

Iaddr，指令地址输入端口 DataIn，存储器数据输入端口 DataOut，存储器数据输出端口

RW，指令存储器读写控制信号，为0写，为1读 Data Memory：数据存储器

Daddr，数据地址输入端口 DataIn，存储器数据输入端口

计算机组成原理实验

DataOut，存储器数据输出端口

/RD，数据存储器读控制信号，为0读 /WR，数据存储器写控制信号，为0写 Register File：寄存器组

Read Reg1，rs寄存器地址输入端口 Read Reg2，rt寄存器地址输入端口

Write Reg，将数据写入的寄存器，其地址输入端口（rt、rd） Write Data，写入寄存器的数据输入端口 Read Data1，rs寄存器数据输出端口 Read Data2，rt寄存器数据输出端口

WE，写使能信号，为1时，在时钟边沿触发写入 IR：指令寄存器，用于存放正在执行的指令代码 ALU：算术逻辑单元

result，ALU运算结果

zero，运算结果标志，结果为0，则zero=1；否则zero=0

sign，运算结果标志，结果最高位为0，则sign=0，正数；否则，sign=1，负数