数字化变电站合并单元（MU）的研究已日趋完善。根据功能上的要求，目前较为成熟的实现方案，将合并单元主要设计成为三个模块：数据采样模块、采样数据处理模块、数据输出模块。另外还有一个同步采样脉冲系列发生模块。
数据接收模块一般利用FPGA，通过用户编程实现对合并单元接收的多路串行数字信号进行有效性校验，并将其转换成并行信号；数据处理模块,，即DSP通过定时方式读取各路并行数据，对数据进行相应处理后给数据包打上正确的包号；数据输出模块：DSP将各路有效数据按IEC61850-9-1协议规定的数据帧格式组帧后写入数据输出以太网通信模块发送至缓冲区，并启动数据发送命令。
根据合并单元的功能，我们推测合并单元（MU）技术会按以下趋势发展：
1.采样精度与处理速度上的提高：按照电子技术的发展趋势，集成电路的数据处理能力每18个月可以翻一倍，而造价不变。FPGA，DSP等芯片目前来讲在功能上已经可以达到要求（如一般采样模块的采样频率要求为几kHz，而FGPA的主频已经达到百MHz或GHz以上），但是伴随电子技术的发展，当这些芯片逐渐被更加高性能的芯片取代，合并单元也可以由此获得更高的计算精度与速度。
2.系统复杂化：根据功能上的需要或其他硬件要求，合并单元的系统将会变的更加复杂，可能发展为嵌入式的计算机系统，其数据采集及处理的功能可以由软件来完成。
3.功能上的完善与扩展：目前合并单元主要实现数据的采集与处理的功能，将来可能会有一些扩展，如增加可视化的图形界面，用户可以通过界面实时观测上端互感器的输出，合并单元的工作状态等信息。
因篇幅问题不能全部显示，请点此查看更多更全内容