实验1组合逻辑电路的设计与测试

实验一、实验目的

1组合逻辑电路的设计与测试

掌握组合逻辑电路的设计与测试方法

二、实验原理

1、组合电路的一般步骤如图

2、 组合逻辑电路设计举例

用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。 设计步骤：根据题意列出真值表如表5－5－1所示，再填入卡诺图表5－5－2中。

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 表5-5-1 DA 00 BC 00 01 11 10 表5-5-2

由卡诺图得出逻辑表达式，并演化成“与非”的形式

1 1 1 1 1 01 11 10 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1

-

Z＝ABC＋BCD＋ACD＋ABD

＝ABCBCDACDABC

根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－5－2所示。 图5-5-1 表决逻辑电路

按图5－5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－5－1进行比较，验证所设计的逻辑电路是否符合要求。 三、实验设备与器件

1、 ＋5V直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表 5、 74LS00 74LS20 cc4070 四、实验内容

1用与非门设计半加器

2用与非和异或门设计半加器 3用与非和异或设计全加器

2