实验五、任意进制计数器的设计

实 验 报 告

课程名称：

实验项目名称：任意进制计数器的设计

专业：

报告人： 学号： 班级：

实验时间：

天津城建大学

控制与机械工程学院

一 实验目的： 1.进一步熟悉集成十进制计数器的逻辑功能和各控制端的作用。 2.掌握用集成计数器实现任意模计数器的方法。 3.熟悉集成计数器的级联方法。 二 实验设备和器材： 1.数字电路实验台 2.74LS161； 74LS00； 74LS20。 三 实验原理(电路)： 1.反馈清零法 在计数过程中，若将某中间状态N1反馈到清零输入端，计数器将立即回到0000状态，开始重新计数。若为异步清零功能计数器，则实现的进制为N = N1；若为同步清零功能，则实现的进制为N = N1-1。 2.反馈置数法 反馈置数法有两种形式：利用预置数端LD或进位位输出端CO实现。 （1）利用预置数端LD构成：当计数器计到（N-1）时，通过反馈逻辑使LD=0，则当第N个CP到来时，计数器输出端为Q0Q1Q2Q3 = D0D1D2D3。 （2）利用进位位输出端CO构成：当反馈逻辑通过进位位输出端CO实现时，即D3D2D1D0预置为M补，M补 = M - N。 3.级联法 当计数器M>N时可采用级联法构成任意进制计数器。级联可分为串行进位和并行进位两种。 四 实验内容(表格)： 1.计数器74LSl61功能测试（计数、清零、置数、使能及进位） 根据预习中设计好的测试电路连接，按表1要求验证。CP脉冲选用手动单次脉冲式1Hz正方波，输出接电平显示或用数码管显示。 表1 输入 CR 输出 D3 × d3 × × × D2 × d2 × × × D1 × d1 × × × D0 × d0 × × × Q3n+1 Q2n+1 L d3 Q3n Q3n L d2 Q2n Q1n+1 L d1 Q2n Q0n+1 L d0 Q0n Q0n CO L ＃ ＃ L ＃ 功能 异步清零 同步预置 保持 保持 同步计数 LD ETP × × L × H ETT × × × L H CP × ↑ × × ↑ L H H H H × L H H H Q1n Q2n 加1计数 2.试用74LS161及基本逻辑门电路实现十进制计数器要求： (1)利用异步清零端CR实现。 (2)利用同步置数端LD实现，反馈逻辑由输出端Q3Q2Q1Q0构成，从0000开始计数。 (3)利用同步置数端LD实现，反馈逻辑由输出端Q3Q2Q1Q0构成，从0101开始计数。 (4)利用同步置数端LD实现，反馈逻辑由进位输出端CO构成。 3.利用74LS161及基本逻辑门构成六十进制计数器，要求： (1)计数前清零。 (2)用串行进位和并行进位两种方式设计。五 实验思考题： 1.总结集成计数器74LSl61的使用体会。 2.总结利用集成计数器实现N进制计数器的使用体会。 成绩评定： 指导教师签字： 年 月 日 注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。