数字逻辑实验指导书

实 验 须 知

1、实验前，必须认真阅读实验指导书，分析掌握实验电路的元件原理。

2、使用本实验箱前必须了解其性能，操作方法及注意事项，特别是电源 的正负极不能接反，电压值不能超过规定的范围。

3、实验时，接线要认真，特别应注意电路的输出切勿与电源线或地线短 路。

4、实验时，应注意元器件有无发烫、异味、冒烟，若发现应立即关断电 源，保持现场并报告指导老师。找出原因，排除故障，经指导老师同意后再继续实验。

5、实验过程中，需要改动接线时，应先关断电源后才能拆、接连线。

6、实验完毕整理数据，经指导老师同意后，可关断电源拔出电源插头， 拆除连线，并整理好放在实验箱内。

7、每位同学必须按要求独立完成实验报告。

数字逻辑实验指导书

目 录

实验一 逻辑门电路功能测试………………………………………………………1 实验二 组合逻辑电路分析与实现 ………………………………………………3 实验三 时序逻辑电路分析和设计 ………………………………………………7 实验四 电子秒表的电路实现 …………………………………………………10 附 录 ………………………………………………………………………………14

数字逻辑实验指导书

实验一 逻辑门电路功能测试

—、实验目的

1、掌握数字电路实验仪的使用； 2、熟悉门电路逻辑功能。 二、实验仪器及材料 l、DJ-SG数字逻辑实验仪； 2、器件

74LS00 二输入端四与非门 1片 74LS08 二输入端四与门 l片 74LS86 二输入端四异或门 l片 74LS04 六反相器 l片 三、预习要求

l、复习门电路工作原理及相应逻辑表达式。 2、熟悉所用集成电路的引线位置及各引线用途。 四、实验内容与步骤

实验前按学习机使用说明先检查学习机电源是否正常。然后选择实验用的集成电路。按自己设计的实验接线图连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验；并对照附录熟识各管脚的功能。 （一）测试门电路逻辑功能

测量以上四种门的逻辑功能，输入接高低电平开关，输出接高低电平指示灯。列出真值表，并填入测试结果，写出逻辑表达式。 （二）实现其它逻辑门的功能

1、按图1－1和图1－2组成逻辑电路。测试输出与输入的逻辑关系并列出真值 表。填写实验结果。写出表达式。

1

数字逻辑实验指导书

图1-1

图1-2

2、利用与非门组成下列逻辑门电路，画出电路。列出真值表并填写测试结果。 （1）、组成与门 ZABAB （2）、组成或门 ZABAB （3）、组成或非门 ZABABAB （4）、组成异或门 ZABABABABAB 五、报告要求

整理实验数据，根据实验结果及观察到的现象回答下列问题：

1、与非门什么情况下输出高电平？什么情况下输出低电平？与非门中不用的输入端应如何处理？

2、图1－1和图1－2所示电路的逻辑功能是否相同？试用逻辑代数的公式进行验证，哪个电路结构较合理？

2

数字逻辑实验指导书

实验二 组合逻辑电路分析与实现

一、实验目的

（一）掌握组合逻辑电路的分析方法； （二）验证半加器和全加器的逻辑功能； （三）了解二进制数的运算规律； （四）掌握常用组合逻辑电路的使用。 二、实验器材

（一）DJ-SD数字逻辑实验仪 （二）集成块

74LS00 74LS04 74LS86

三、实验内容与步骤 1、分析半加器的逻辑功能

（1）用与非门和非门组成半加器，写出图2-1所示电路的逻辑表达式，根据逻辑表达式列出真值表（表2-1），并画出卡诺图（图2-2）看能否简化。测试半加器的逻辑功能，将测试结果填入表2-2，并与表2-1比较，测试完毕后电路保留不动。 （2）用异或门组成半加器

图2-3为用异或门组成的半加器，测试其逻辑功能，并将测试结果填入表2-3，电路保留。

X1= X2= X3= S = Ci=

图2-1

3

2片 1片 1片

2输入四与非门 六反向器 2输入四异或门

数字逻辑实验指导书

表2-1 逻辑功能表

A 0 0 1 1 B 0 1 0 1 X1 X2 X3 Ci S

图2-2 卡诺图

表2-2

A 0 0 1 1 B 0 1 0 1 Ci S

图2-3 电路图

表2-3 测试结果

A B Ci S 0 0 0 1 1 0 1 1

4

数字逻辑实验指导书

2、分析全加器的逻辑功能

用上述两个半加器组成全加器，原理图如图2-4。测试其逻辑功能。并将测试结果填入表2-4。

图2-4 电路图

表2-4 测试结果

Ai 0 0 1 1 0 0 1 1

Bi 0 1 0 1 0 1 0 1 Ci - 1 0 0 0 0 1 1 1 1 Ci Si 5

数字逻辑实验指导书

四、报告要求

（一）整理实验数据、图表，并对实验结果进行分析讨论。 （二）总结组合逻辑电路的分析方法和设计方法。 五、预习要求

（一）掌握组合逻辑电路的分析方法和设计方法。设计出表决器电路，在实验时验证。 （二）复习半加器、全加器的工作原理。

6

数字逻辑实验指导书

实验三 时序逻辑电路分析和设计

一、实验目的

1、掌握常用时序电路分析、设计及测试方法。 2、训练独立进行实验的技能。

二、实验器材

74LS112 双J-K触发器 2片 74LS74 双D触发器 2片

74LS00 二输入端四与非门 1片 三、实验原理

计数器是最典型的时序电路之一。它可对脉冲的个数进行计数。

计数器的种类繁多，分类方法也有多种，例如，按进位数值来分类，可分为二进制计数器、二十进制器等；按计数器中触发器翻转的次序来分类，可以分为同步计数器和异步计数器；按计数过程中计数器数字的增减来分类，可以分为加法计数器、减法计数器和可逆计数器等。

图3-1为异步二进制加法计数器，由JK触发器构成。除第一级触发器由计数脉冲CP直接驱动外，其它各级触发器的动作都要由其前一级触发器Q的状态变化来确定，可见这些触发器的动作时间各异。计数器由RD输入负脉冲置零后，计数脉冲从CP端输入，第一个计数脉冲输入后，计数器状态均为Q4Q3Q2Q1 = 0001，随着计数脉冲的继续输入，计数器的状态根据二进制码顺序依次递增，第十五个脉冲输入后，计数器状态为1111。第十六个脉冲输入后，计数器恢复起始状态0000，并在RD端送出一个进位脉冲。如果继续输入脉冲，则重复上述过程。

异步二进制减法计数器的计数过程是每输入一个CP脉冲，计数器的数值减1，例如设计数器原状态为0000，则输入第一个CP脉冲后，变为1111。输入第二个CP脉冲后，变为1110依次类推。

异步二进制减法计数的电路结构与加法计数器相似，不同的是级间改由前级的Q与后级的CP连接。

把移位寄存器的输出，以一定的方式反馈到串行输入端可构成寄存器型计数器，常用的寄存器型计数器有环形计数器。

7

数字逻辑实验指导书

图3-2是由74LS74触发器组成的环形计数器。第四级的端与第一级的1D端相

接（反馈）。这种电路，在输入计数脉冲CP操作下，其状态在1000，0100，0010，0001（有效状态）中循环，但工作时，必须先用启动脉冲（清零、置1）将计数器置入有效状态。由于不能自启动，倘若由于电源故障可信号干扰，使电路进入非使用状态 （无效状态），计数器就无法恢复正常工作。

异步二 - 十进制加法计数器如图3-3所示。它由两片74LS112双J-K触发器和一片74LS00二输入端四与非门组成。前九个计数脉冲输入后计数器的状态变化与异步二进制数据相同；当第十个脉冲输入后，计数器状态恢复为0000，并从QD端送出一个进位脉冲。

四、预习要求

1、预习有关计数器部分内容。

2、拟出各实验内容所需的测试记录表格。

3、熟悉实验所用各集成块的逻辑功能，及引脚排列图。

五、实验内容及步骤 1、异步二进制计数器 （1）按图3-1接线。

图3-1 异步二进制加法计数器

（2）Q1、Q2、Q3、Q4四个输出端分别接发光管二极管显示； （3）由CP端输入单脉冲，测试并记录Q1～Q4端状态及波形。

（4）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

8

数字逻辑实验指导书

2、自循环移位寄存器 — 环形计数器。

按图3-2接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。

图3-2 环形计数器

改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果）。观察计数器能否正常工作并分析原因。

3、异步二—十进制加法计数器

（1）QA、QB、QC、QD四个输出端分别接发光管二极管显示，CP端接连续脉冲或单脉冲。

（2）在CP端接连续脉冲，观察CP、QA、QB、QC、QD的波形。 （3）画出CP、QA、QB、QC、QD的波形。

图3-3 异步二 — 十进制加法计数器

六、实验报告

1、画出实验内容要求的波形及记录表格。 2、总结时序电路特点。

9

数字逻辑实验指导书

实验四 电子秒表的电路实现

一、实验目的

1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

2、学习电子秒表的调试方法。 二、实验设备及器件

1、＋5V直流电源 2、双踪示波器 3、数字万用表 4、数字频率计 5、单次脉冲源 6、连续脉冲源 7、逻辑电平开关 8、逻辑电平显示器

9、译码显示器 10、74LS00×2 555×1 74LS90×3 电位器、电阻、电容若干 三、实验原理

图4－1为电子秒表的电原理图。按功能分成四个单元电路进行分析。

图4－1 电子秒表原理图

10

数字逻辑实验指导书

1、基本RS触发器

图4－1中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。Q由1变0，送出负脉冲，启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 2、单稳态触发器

图4－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图4－2为各点波形图。单稳态触发器的输入触发负脉冲信号Vi 由基本RS触发器Q端提供，输出负脉冲VO 通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff 。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP 。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 3、时钟发生器

图4－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器 RW ，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。 4、计数及译码显示

二-五-十进制加法计数器74LS90构成电子秒表的计数单元，如图4－1中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。

通过改变计数器②及计数器③的连接，可将其接成60进制和12进制。

注：集成异步计数器74LS90

74LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

图4－3为74LS90引脚排列，表4－1为功能表。

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：

（1）计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

（2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。 （3）若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，

11

数字逻辑实验指导书

则构成异步8421码十进制加法计数器。

（4）若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端， 则构成异步5421码十进制加法计数器。

（5）清零、置9功能。 a) 异步清零

当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。

b) 置9功能

当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA

＝1001。

图4－2单稳态触发器波形图 图4－3 74LS90引脚排列

表4-1 74LS90的功能表 输 入 清 0 置 9 0 × 1 × 0 1 时 钟 R0(1)、R0(2) S9(1)、S9(2) CP1 CP2 1 0 × 1 × 0 输 出 QD QC QB QA 功 能 × × 0 0 0 0 × × 1 0 0 1 ↓ 1 1 ↓ QA 输 出 QDQCQB输出 QDQCQBQA输出8421BCD码 QAQDQCQB输出5421BCD码 不 变 清 0 置 9 二进制计数 五进制计数 十进制计数 十进制计数 保 持 0 × × 0 0 × × 0 ↓ QA QD ↓ 1 1

12

数字逻辑实验指导书

四、实验内容

由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。

实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……，直到测试电子秒表整个电路的功能。

这样的测试方法有利于检查和排除故障，保证实验顺利进行。 1、基本RS触发器的测试

2、单稳态触发器的测试 （1）静态测试

用数字万用电压表测量A、B、D、F各点电位值。记录之。 （2）动态测试

输入端接1KHz连续脉冲源，用示波器观察并描绘D点（VD、）F点（V0）波形，如果单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容C（如改为0.1μ）待测试完毕，再恢复4700p。

3、时钟发生器的测试

用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz。

4、计数器的测试 （1） 计数器①接成五进制形式，RO(1)、RO(2)、S9(1)、S9(2)接逻辑开关输出插口，CP2接单次脉冲源,CP1接高电平“1”，QD～QA接实验设备上译码显示输入端D、C、B、A，按表2－1测试其逻辑功能，记录之。

（2） 计数器②及计数器③接成8421码十进制形式，同内容（1）进行逻辑功能测试。记录之。

（3） 将计数器①、②、③级连，进行逻辑功能测试。记录之。

5、电子秒表的整体测试

各单元电路测试正常后，按图4－1把几个单元电路连接起来，进行电子秒表的总体测试。

先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。

6、电子秒表准确度的测试

利用电子钟或手表的秒计时对电子秒表进行校准。

五、实验报告

1、总结电子秒表整个调试过程。

2、分析调试中发现的问题及故障排除方法。

六、预习报告

1、复习数字电路中RS触发器，单稳态触发器、时钟发生器及计数器等部分内容。 2、列出电子秒表单元电路的测试表格。 3、列出调试电子秒表的步骤。

13

数字逻辑实验指导书

附录

一、常用芯片的引脚功能

14

数字逻辑实验指导书

15

数字逻辑实验指导书

16

数字逻辑实验指导书

17

数字逻辑实验指导书

18

数字逻辑实验指导书

CMOS器件

19

数字逻辑实验指导书

20

数字逻辑实验指导书

21

数字逻辑实验指导书

二、数字电路实验箱布局图

22

数字逻辑实验指导书

23