维普资讯 http://www.cqvip.com ＾工自动化 薯控技ｉｌｉ Ｏ．Ｉ．Ａｕｔｏｍａｔｉｏｎ ２００６年第２５卷第４期 Ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ Ｃｏｎｔｒｏｌ Ｔｅｃｈｎｉｑｕｅ ２００６，Ｖｏ１．２５，Ｎｏ．４ 文章编号：１００６ １５７６（２００６）０４—００６４—０３ 格雷码计数器的低功耗分析与设计 叶卫东，谢建华 （北京航空航天大学自动化科学与电气工程学院，北京１０００８３） 摘要：根据ＣＭＯＳ电路动态功耗模型对格雷码计数器的分析，并在ＭＡＸ＋Ｐｌｕｓ ＩＩ环境用Ｖｅｒｉｌｏｇ语言对其设计 和仿真，从而得出ｇｒａｙ１６的仿真波形图。最后对格雷码计数器进行功耗分析，并在Ｍｏｄｅｌｓｉｍ环境下对其波形仿真 证明，该分频器功耗降低的百分比随着分频数增加而起伏波动，当分频数最大（３２分频）时功耗降低最多，其值和 格雷码计数器相对于二进制计数器的功耗降低百分比相同。 关键词：格雷码计数器；低功耗；功耗分析；波形仿真 中图分类号：ＴＰ１３ 文献标识码：Ａ Ｌｏｗ Ｐｏｗｅｒ Ｄｉｓｓｉｐａｔｉｏｎ Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｇｒａｙ Ｃｏｄｅ Ｃｏｕｎｔｅｒ ＹＥ Ｗｅｉ—ｄｏｎｇ，ＸＩＥ Ｊｉａｎ—ｈｕａ （Ｓｃｈｏｏｌ ｏｆ Ａｕｔｏｍａｔｉｏｎ Ｓｃｉｅｎｃｅ＆Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂｅｉｈａｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ １０００８３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｅ Ｇｒａｙ ｃｏｄｅ ｃｏｕｎｔｅｒ ｉｓ ａｎａｌｙｚｅｄ ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｄｙｎａｍｉｃ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ｍｏｄｅｌ ｏｆ ＣＭＯＳ ｃｉｒｃｕｉｔ．Ｔｈｅ Ｖｅｒｉｌｏｇ ｌａｎｇｕａｇｅ ｗａｓ ａｄｏｐｔｅｄ ｔｏ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｅ ｔｈｅ ｃｏｕｎｔｅｒ ｉｎ ＭＡＸ＋Ｐｌｕｓ ＩＩ ｅｎｖｉｒｏｎｍｅｎｔ，ａｎｄ ｔｈｅ ｗａｖｅ ｓｉｍｕｌａｔｉｏｎ ｉｍａｇｅｓ ｏｆ ｇｒａｙ １ ６ ｗｅｒｅ ａｃｈｉｅｖｅｄ．Ａｔ ｌａｓｔ，ｔｈｅ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ｗａｓ ｕｓｅｄ ｔｏ ａｎａｌｙｚｅ Ｇｒａｙ ｃｏｄｅ ｃｏｕｎｔｅｒ，ａｎｄ ｔｈｅ ｃｏｕｎｔｅｒ ｗａｓ ａｌｓｏ ｐｒｏｖｅｄ ｂｙ ｗａｖｅ ｓｉｍｕｌａｔｉｏｎ ｉｎ Ｍｏｄｅｌｓｉｍ ｅｎｖｉｒｏｎｍｅｎｔ．Ｐｏｗｅｒ—ａｎａｌｙｓｉｓ ｓｈｏｗｅｄ ｔｈａｔ ｔｈｅ ｐｅｒｃｅｎｔａｇｅ ｏｆ ｔｈｅ ｄｅｐｒｅｓｓｅｄ ｐｏｗｅｒ ｉｎ ｆｒｅｑｕｅｎｃｙ－ｄｉｖｉｄｅｒ ｗａｓ ｆｌｕｃｔｕａｔｅｄ ｗｉｔｈ ｔｈｅ ｉｎｃｒｅａｓｉｎｇ ｏｆ ｔｈｅ ｄｉｖｉｄｅｒ ｎｕｍｂｅｒｓ．Ｗｈｅｎ ｔｈｅ ｄｉｖｉｄｅｒ ｎｕｍｂｅｒｓ ｃａｍｅ ｔｏ ｔｈｅ ｍａｘｉｍｕｍ（３２）。ｔｈｅ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ａｌｓｏ ｒｅｄｕｃｅｄ；ａｎｄ ｔｈｅ ｐｅｒｃｅｎｔａｇｅ ｖａｌｕｅ ｗａｓ ｔｈｅ ｓａｍｅ ａｓ ｔｈｅ ｖａｌｕｅ ｏｆ ｔｈｅ Ｇｒａｙ ｃｏｕｎｔｅｒ ｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｏｒｄｉｎａｒｙ ｂｉｎａｒｙ ｃｏｄｅｒ ｃｏｕｎｔｅｒ． Ｋｅｙｗｏｒｄｓ：Ｇｒａｙ ｃｏｄｅ ｃｏｕｎｔｅｒ；Ｌｏｗ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ；Ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ ａｎａｌｙｓｉｓ；Ｗａｖｅ ｓｉｍｕｌａｔｉｏｎ １ 引言 短路功耗是ＣＭＯＳ晶体管在翻转过程中的短 ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）时代，随着便携式ＰＤＡ 暂时间内，Ｐ管和Ｎ管同时导通而形成电源和地之 （Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）的大量出现，低功耗己 间短路电流造成的。内部短路电流功耗不超过动态 成为与面积和性能同等重要的设计目标，在特定领 功耗的ｌＯ％。 域甚至成为第一大要素。ＳｏＣ技术的发展使得单个 ２．３静态漏电功耗 芯片集成所有的处理部件成为可能，这些处理部件 静态功耗，又称泄漏功耗，它由漏电流引起。 可包括基本的晶体管、不同的处理器核、内存 元 静态漏电是二极管在反向加电时，晶体管内出现的 甚至模拟单元。包含了如此众多的部件，功耗设计 漏电现象。在ＭＯＳ管中，主要是从衬底的注入效 将成为一个关键且复杂的课题…。 应和亚门限效应。 ２功耗的组成 目前，内部短路功耗和静态漏电功耗能被减小 ２．１动态功耗 到州。忽略程度，而动态功耗成为功耗的主要因 素。根据公式Ｐ。 ＝ＣＶｄｄ２ｆ，降低电源电压对降低 动态功耗由每个门的输出端的电容充放电形 功耗效果明显，电源电压从原来的５Ｖ不断降低， 成。计算公式是：Ｐ。 ＝ＣＶｄｄ２ｆ。 达到１．５Ｖ甚至更低，而电容的减小要依赖于工艺 其中Ｃ为ＣＭＯＳ电路的电容，电容值为ＰＭＯＳ 的提高，通过在设计中降低ＣＭＯＳ门的翻转频率 从０状态到Ｈ状态所需的电压与电量的比值，Ｖｄｄ 来降低功耗，是低功耗设计中要解决的核心问题。 是电源的电压，ｆ是ＣＭＯＳ门翻转的频率。 鉴于此目的，可采用较好的编码方式，例如格 动态功耗是功耗的主要组成部分，约占整个芯 雷码（应用在计数器中产生格雷码计数器），还可 片总功耗的６０％以上。 禁止不必要的门状态的翻转，例如运用门控时钟； ２．２内部短路功耗 在地址总线中采用零翻转编码地址总线等方法。 收稿日期：２００５—０９—１３；修回日期：２００５一ｌｌ一２０ 作者简介：叶卫东（１９５７一），男，广东人，１９９０年硕士毕业于北京航空航天大学，从事测试计量技术及仪器研究 ・６４・ 维普资讯 http://www.cqvip.com 兵工自动化 ■拯拄ＴＩｌ Ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ Ｃｏｎｔｒｏｌ Ｔｅｃｈｎｉｑｕｅ Ｏ．Ｉ．Ａｕｔｏｍａｔｉｏｎ ２００６Ｖｏ１．２５，Ｎｏ．４ ，２００６年第２５卷第４期 ３ 格雷码计数器降低功耗的方法 ３．１格雷码简述 格雷码（Ｇｒａｙ Ｃｏｄｅ）又称作葛莱码，是一种无 权码，其编码特点是任意两相邻代码问只有一位数 码不同，这对代码的转换和传输很有利，因为它大 大减少由一个状态到下一个状态时电路中的模糊状 态，提高了电路的抗干扰能力，所以格雷码是一种 错误最小化的编码。典型格雷码是一种具有反射特 性和循环特性的单步自补码，反射特性是指格雷码 码组对半折叠，除最高位不同外，其它位对应相同 （上部分最高位为０，下部分最高位为１），折叠处 如同一个镜面，循环特性是指最后一个码组与第一 个码组的码距也为ｌ，是相邻码组。 例如４位的格雷码编码方式和二进制码编码方 式如表１。 表ｌ 格雷码和二进制码的编码方式 十六进书】 格雷码。 。二进锵码 十卉进制 格雷码 二进制码 Ｏ ００００ ００００ ８ １１ＯＯ １０００ ｌ ０００１ ０００ｌ ９ ｌ１Ｏ１ １００ｌ ２ Ｏ０ｌｌ ＯＯｌＯ Ａ ｌ１１１ １０ｌＯ ３ ＯＯｌＯ ＯＯ１１ Ｂ ｌｌｌＯ ｌ０１１ ４ ０１ｌ０ ０１００ Ｃ １０１Ｏ ｌｌＯＯ ５ Ｏ１１１ Ｏ１Ｏｌ Ｄ ｌＯ１１ ｌ１０１ ６ ０ｌＯｌ Ｏｌｌ０ Ｅ １００１ １ｌ１Ｏ ７ ＯｌＯＯ Ｏ１１１ Ｆ ｌ０００ ｌｌ１１ 格雷码的显著特点是所表示的数递增时不发生 较大误差 例如，当十六进制数由７变为８时，若 采用的是二进制码，则其编码将由Ｏｌ１１变为１０００。 此时，四位二进制状态都发生变化，对于实现二进 制码的具体设备而言，其四位设备状态不可能同时 发生改变，于是有可能出现下列情况： ７ ５ ４ ｌ２ ８ Ｏｌ１１ ＯｌＯ１ ＯｌＯＯ ｌ１ＯＯ １０００ 尽管最终结果是从７（０１１１）变到８（１０００）， 但出现错误的中间转换过程。若无措施禁止这些中 间错误输出，则使设备产生较大误差。若采用格雷 码，不产生这种误差。因当十六进制数由７变为８ 时，其对应的格雷码将从０１００变为１１００，只有一 位二进制数发生改变，也无中间错误结果出现【３】。 格雷码的另一个显著特点是它与二进制码相比 状态翻转少得多，因此它能明显降低功耗。 ３．２格雷码计数器降低功耗的分析 假设计数器的位数是ｎ位，对格雷码，它的第 一位的频率是时钟频率的１／４，第二位的频率是时 钟频率的１／８，第三位的频率是时钟频率的１／１６， 第ｎ—ｌ位的频率是时钟频率的１／２“，第ｎ位是时钟 频率的１／２“，所以依公式Ｐ ：ＣＶｄｄ２ｆ，总功耗为： Ｐｇｆａｙ ｌ／４ＣＶｄｄ ｆｃｌｋ＋１／８ＣＶｄｄ ｆｏｌｋ＋ｌ／１６ＣＶａｄ ｆｃＩｋ＋…＋ １／２“ＣＶｄｄ ｆｃｌｋ＋ｌ／２“ＣＶｄａ２ｆ￣ｌｋ＝１／２ＣＶｄｄ２ｆｃｌｋ 其中ｆｃｌｋ为时钟频率。 对二进制编码，第一位频率是时钟频率的１／２， 第二位频率是时钟频率的１／４，第三位频率是时钟 频率的ｌ／８，第ｎ—ｌ位频率是时钟频率的１１２（ ¨， 第ｎ位的频率是时钟频率的１／２“，总功率是： Ｐｈｉ ｙ＝１／２ＣＶｄｄ ｆｃｌｋ＋１／４ＣＶｄｄ２ｆｃｌｋ＋Ｉ／８ＣＶｄｄ２ｆｃｌｋ＋…＋ １／２（ｎ－１）ＣＶｄｄ２ｆｃｌｋ＋１／２“ＣＶｄｄ２ｆｃｌｋ＝（２ 一１）／２“ＣＶｄｄ２ｆｃＩｋ 因此，Ｐｇｒａｙ：２（ｎ－１）／（２“１）Ｐｂｉ ｖ，功耗减少了 ｆ２（ｎ－１）－１）／（２“－１）・１００％。 依公式计算出，当位数是４位时，功耗降低 ４６．７％，当位数是５位时，功耗降低４８．４％，当编码 的位数越大，功耗的减少越接近于５０％。 ３＿３格雷码计数器在ＦＰＧＡ中的实现 因格雷码能降低功耗且不出现误码，所以它可 应用在计数器中，形成格雷码计数器，但由于格雷 码是一种无规则码制，因此格雷码计数器也是一种 无规则计数器，它可按无规则计数器的编写方法来 编写【４Ｊ。格雷码计数器ｇｒａｙｌ６的仿真波形如图ｌ。 ２００ ０ｎ｝ ２∞０ｎ ００ Ｄｎ｛ ３５０ ０ｎ 图１ ｇｒａｙＩ６的仿真波形图 格雷码计数分频器是格雷码的一个应用，下面 对它进行功耗分析和设计。 ３．４格雷码计数分频器的设计和功耗分析 ：：：＝｝ ｚ：ｃ ｋＩ￣ｄ．ｖ一ｓ ｉ．ｍ Ｃ ｃｌ ｋ＿ｏ ｌ ０１ １。』 ｉ三 三三葺三三主三三三兰 “ 蛐女－瑚 殛一 茄１¨ ｕ１ ，南 １口 ｊＴ ～广Ｌ厂＿＿＿Ｊ—Ｌ厂卜＿厂－Ｌ＿厂 ＿厂１＿厂＿Ｌ ］＿ｊ］ ｎ ¨ 扛 — 晰１ ； ｉ １ 图２ 格雷码计数分频器的仿真波形图 （１）格雷码计数分频器的设计 格雷码计数分频器的设计有两种方法：其一是 查找表法；其二是公式法，文中采用公式法。 设１１位二进制码为Ｂ Ｂ ＿ｒ・・Ｂ２Ｂ１，格雷码为 Ｇ Ｇ ＿ｒ・・Ｇ２Ｇｌ，则二进制码到格雷码计算公式是： 维普资讯 http://www.cqvip.com 兵工－动化 囊接撞ｍ Ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ Ｃｏｎｔｒｏｌ Ｔｅｃｈｎｉｑｕｅ Ｏ．Ｉ．Ａｕｔｏｍａｔｉｏｎ ２００６，Ｖｏ１．２５，Ｎｏ．４ ２００６年第２５卷第４期 ＧｎＧｎ．１…Ｇ２Ｇｌ＝（Ｂ Ｂ ．１…Ｂ２Ｂ１）ＸＯＲ（‘０’＆ＢｎＢｎ．１…Ｂ２） 正比，所以在其它条件相同的情况下，可通过计算 采用Ｖｅｒｉｌｏｇ语言在Ｍｏｄｅｌｓｉｍ环境下，对可编 程格雷码计数分频器进行设计和仿真，如图２。 在一个计数周期内计数器各个门的翻转次数之和来 分析它的动态功耗。格雷码计数分频器和二进制计 数分频器的动态功耗分析如表２。 输入“ｌ”时进行２分频，输入“２”时进行４ 分频，输入“０”时进行３２分频，等等。 （２）格雷码计数分频器与普通二进制计数分频 器的功耗对比 由表２可看到对于可编程格雷码计数分频器的 功耗与二进制计数分频器的功耗相比，降低的百分 比随着分频数的增加而起伏波动，当分频数最大 表２格雷码分频器与二进制分频器动态功耗分析 （３２分频）时功耗降低最多，该值和格雷码计数器 分精毂 二进牵ｌ计敷嚣 格雷码计敷器 。播雷码降低 相对于二进制计数器的功耗降低百分比是相同的。 翻转次敷／髑 翻转次数／用 功耗百分比 ２ ０ ０ Ｏ ４ ２ ２ Ｏ ４ 结论 ６ ４ ４ Ｏ ８ ６ ４ ３３－３％ 通过理论分析，格雷码计数器的动态功耗是普 ｌＯ ８ ６ ２５％ １２ １Ｏ ７ ３Ｏ％ 通二进制计数器动态功耗的５０％左右，所以它具有 ｌ４ ｌ２ ８ ３３．３％ 很好的低功耗性能。作为格雷码计数器的一个应 ｌ６ １４ ８ ４２．９％ １８ １６ １０ ３７．５％ 用：格雷码计数分频器也能很好地降低功耗。 ２０ １８ ｌ２ ３３．３％ ２２ ２０ ｌ４ ３Ｏ％ 参考文献： ２４ ２２ Ｉ４ ３６．４％ ２６ ２４ １４ ４１．７％ 【１】昊福炜．数字电路低功耗设计方法与研究【Ｄ】．ｊ匕京：中 ２８ ２６ ｌ６ ３８，５％ ３０ ２８ ｌ６ ４２．９％ 国科学院研究生院，２００２． ３２ ３０ １６ ４６．７％ 【２】张天骐．ＳＯＣ系统的低功耗设计［Ｊ］．单片机与嵌入系统 根据前面功耗的公式，ＣＭＯＳ门的功耗与它的 ［３１宋沛：应用， ２格００雷４’，（６）：７一 ｌＢｃＤ１８码的转换［． Ｊ］．机电工程技术，２００３， 翻转频率成正比，也与一定时间内它的翻转次数成 ３２（５）：９９—１００． 水木水水木水水水水水水水水水水水水水水水水水水水水水木水水木水水木水水木水水爿ｃ爿ｃ水水水水水水水水水水水水水水水水水水水水水水水水水水木水水木水水木水水木水水水水水水水水水水木木水水水 Ｔｉ＝０．２５０２ ０ ０ １．００００ １．００００，运行 操作，既不增加群体规模，避免运算时间过长，还 ５０次得平均长度为１４９ｍ。运用改进遗传算法求得 能保证收敛到全局最优解。且依个体适应度函数值 其他解与最优解的最大误差是０．０２ｍ，经改进遗传 的大小动态确定变异概率，使适应度大，个体变 算法调整过的路径如图３中粗线。 异概率小，适应度小，个体变异概率大，既可防止 基本遗传算法和改进遗传算法的最优解收敛 优良个体因变异而遭破坏，又可在陷入局部最优解 曲线图如图４和图５。对比两图可看出，图４中基 时为群体引入新的基因，增加群体的多样性。经仿 本遗传算法在４８代就陷入局部最优解，最终搜索 真表明采用改进遗传算法得到更好的优化结果。 结果为ｌ５２．３２１５ｍ，没达到理想的搜索结果。改进 参考文献： 遗传算法克服了陷入局部最优解缺点，算法在ｌｌ０ 代趋于稳定，可搜索到全局最优解为１４８．７８４８ｍ， ｃ１】段俊花，李孝安．基于改进遗传算法的机器人路径规划 ［Ｊ］．微电子学与计算机，２００５，２２（１）：７０—７６． 搜索到最优解即为机器人的最优路径。 【２】Ｈａｂｉｔ Ｍ Ｋ，Ａｓａｍａ Ｈ．Ｅｆｆｉｃｉｅｎｔ Ｍｅｔｈｏｄ ｔＯ Ｇｅｎｅｒａｔｅ Ｃｏｌｌｉｓｉｏｎ Ｆｒｅｅ Ｐａｔｈｓ ｆｏｒ Ａｕｔｏｎｏｍｏｕｓ Ｍｏｂｉｌｅ Ｒｏｂｏｔ Ｂａｓｅｄ ｏｎ Ｎｅｗ Ｆｒｅｅ Ｓｐａｃｅ Ｓｔｒｕｃｔｕｒｉｎｇ Ａｐｐｒｏａｃｈ【Ｍ】． ＩＥＥＥ／ＲＳＪ ＩＲＯＳ’９１．１９９１．５６３－５６７． 【３】刘彩虹，胡吉全，齐晓宁．基于混合遗传算法的连续空 间下机器人的路径规划［Ｊ］．武汉理工大学学报，２００３， ２７（６）：８１９—８２１． 图４ 基本遗传算法最优解 图５ 改进遗传算法最优 【４１刘金琨．先进ＰＩＤ控制Ｍａｔｌａｂ仿真（第２版）【Ｍ】．北京： 的收敛曲线 解的收敛曲线 电子工业出版社．２００４．２２０—２３２． 【５】王小平，曹立明．遗传算法一理论、应用与软件实现【Ｍ】． ５ 结论 西安：西安交通大学出版社，２００２． 在机器人路径规划时，对遗传算法的选择操作 【６】雷英杰，张善文，李继武，等．Ｍａｔｌａｂ遗传算法工具箱 及应用［Ｍ】．西安：西安电子科技大学出版社．２００５． 采用最优保存策略，局部出现相似个体后实施灾变 ２２—３０． ・６６・
