实验三 4位减法器的设计
一、实验目的
1．利用实验二的1位全减器sub1设计一个4位全减器，掌握原理图输入法的层次化设计。
2．对设计电路仿真和硬件验证，进一步了解减法器的功能
二、实验步骤
首先，在quartusⅡ集成环境下执行“File>Create / Update>Creat Symbol Files for Current File”命令，创建1位全减器sub1的元件符号，然后新建一个工程项目，在新的原理图文件中，调入4个sub1元件，仿照4位加法器的原理将4个元件相应端口连接起来，构成4位减法器的电路。
三、实验连线（略）
四、实验结果(自制表格，在表格中填写实验结果)
五、实验原理图及仿真图
（给出截图，包含原理图和仿真波形图记录，并描述硬件仿真的实验现象。）
因篇幅问题不能全部显示，请点此查看更多更全内容