您好,欢迎来到筏尚旅游网。
搜索
您的当前位置:首页南昌航空大学计算机组成原理试卷

南昌航空大学计算机组成原理试卷

来源:筏尚旅游网


南昌航空大学计算机组成原理

试卷(总3页)

-CAL-FENGHAI.-(YICAI)-Company One1

-CAL-本页仅作为文档封面,使用请直接删除

一. 单项选择题

1.冯。诺依曼机工作方式的基本特点是( D )。 A.多指令流单数据流 B.存储器按内部选择地址

C.堆栈操作 D.按地址访问并顺序执行指令 2.在CPU中跟踪指令后续地址的寄存器是( C )

A.主存地址寄存器 B.指令寄存器 C.程序计数器 D.状态条件寄存器 3.下列数中最大的数为( B )。

2 B.(227)8 C.(101001)BCD D.(96)16

班级------------------- 学号-------------- 4.双端口存储器( D )情况下会发生读/写冲突.

A.左端口与右端口的地址码不同 B.左端口与右端口的数据码不同 C.左端口与右端口的数据码相同 D.左端口与右端口的地址码相同 5.在定点数运算中产生溢出的原因是( c ).

A.参加运算的操作数超出了机器的表示范围 B.运算过程中最高位产生了进位或借位 C.运算的结果的操作数超出了机器的表示范围 D.寄存器的位数太少,不得不舍弃最低有效位

6.存储周期指( c ).

A.存储器的写入时间 B.存储器进行连续写操作所允许的最短时间间隔

C.存储器进行连续读和写操作所允许的最短时间间隔 D.存储器的读出时间 7. 单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常需采用( A )

A.隐含寻址方式 B.间接寻址方式 C.堆栈寻址方式 D.立即寻址方式

8.一个8位二进制整数,采用补码表示,且由3个“1”和5个“0”组成,则最小值为( C )。

A.-127 B. -3 C.-125 D.-32

9.变址寻址方式中,操作数的有效地址等于( D ).

A.基址寄存器内容加上形式地址(位移量) B.堆栈指示器内容加上形式地址 C.程序计数器内容加上形式地址 D.变址寄存器内容加上形式地址 10.下列几项中,不符合RISC指令系统的特点是( b )。

A.指令长度固定,指令种类少 B.寻址方式种类尽量减少,指令功能尽可能强 C.增加寄存器的数目,以尽量减少访存次数 D.选择使用频率最高的一些简单指令,以及很有用但不复杂的指令

11.主存储器和CPU之间增加cache的目的是( A ).

A.解决CPU和主存之间的速度匹配问题 B. 扩大CPU通用寄存器的数量 C.扩大主存储器的容量 D.既扩大主存储器的容量又扩大CPU通用寄存器的数量

12.计算机操作的最小时间单位是( D )

A.微指令周期 B.指令周期 C.CPU周期 D. 时钟周期 13.指令周期是指( C )

A.CPU从主存取出一条指令的时间 B.CPU执行一条指令的时间

2

C.CPU从主存取出一条指令的时间加上CPU执行这条指令的时间 D.时钟周期时间

14.没有硬盘存储器的计算机监控程序可以存放在( B )。 A.CPU B.FLASH C.RAM或ROM D.RAM 15.下列部件中不属于执行部件的是( C )

A.运算器 B.存储器 C.控制器 D.外围设备

二.填空题

1. 流水CPU中的主要问题是_ 资源__________相关、数据相关和控制相关,为此需要采用相应的技术对策.

2. 半导体SRAM靠_______触发器 ___存储信息,半导体DRAM则是靠电荷存储器件。

3. 微程序控制器的核心部件是____控制存储器 __,它是一种只读存储器。 4. 衡量总线性能的重要指标是______总线宽度_________。

5. 提高加法器运算速度的关键是_____并行____________ _______。

6. 在机器的一个CPU周期中,一组实现一定操作功能的微命令的组合,构成一条_ _微指令 _____。

它是由操作控制和顺序控制两部分组成。

7. 动态存储器存储的信息电荷是会泄露的,为此必须由外界按一定规律不断进行充电,我们把它称之为_____刷新_________________ _____。

8. 在计算机术语中,将运算器和控制器合在一起称为CPU,而将CPU和存储器合在一起称为____________主机___ _________.

9. 使用cache是为了解决_____解决CPU和主存之间的速度匹配问题 _______ ___________问题。

10. 总线是构成计算机系统的互连机构,是多个功能部件之间进行数据传送的____总线_______通道。

三.计算题

1.一台计算机系统的内存储器由cache和主存构成,cache的存取周期为50ns,主存的存取周期为210ns。已知在一段给定的时间内,CPU共访问了4800次,其中350次访问主存。问:

(1)cache的命中率是多少? h=4450/4800=

(2)CPU访问内存的平均时间是多少纳秒? r =210/50=

e =1/{r+(1-r)h}=

(3)cache—主存系统的效率是多少? (4)

t =50/e=

2.已知X = -0.0101011 ,Y = 0.1101101 ,求 [X]补 , [—X]补 ,[Y]补 ,[—Y]补,

[X]补 +[ Y]补 = , [X]补—[Y]补 =

3

[X]补 = [—X]补 = [Y]补 = [—Y]补=

[X]补 +[ Y]补 = [X]补—[Y]补 =

四. 给出下表中寻址方式的有效地址E的算法。

序号 1 2 3 4 5 6 7 8 寻址方式名称 立即 寄存器寻址 直接寻址 基址寻址 基址+偏移量寻址 相对寻址 基址+变址+偏移量 寄存器间接寻址 器 PC程序计数器 DX为通用寄存器 有效地址E 操作数=n DX W (BP) (BP)+W (PC)+W (BP)+(S1)+W (DX) 说明 其中立即数为 n W为偏移量 BP为基址寄存器 SI为变址寄存五. 下图是CPU结构图,试完成图中空白部分,说明这些功能部件的主要功能。最

后简单说明CPU的工作原理。(共16分)

六. 用32K X 8位的EPROM芯片组成128K X 16位的只读存储器,只读存储器加

RAM共1M。

试问: (1)数据寄存器多少位?16

(2)系统至少需要多少根地址线?17

(3)共需要多少个EPROM芯片? (128*16)/(32*8)=8

(4)画出有关只读存储器部分的组成框图。其中EPROM芯片除数据线、地址线外,还有CS片选信号、R/W读写控制信号等信号线。(前面3小题每题3分,后面一题6分,共15分)

4

七. 如图所示,一个简单的运算器数据通路和微指令基本格式如下所示,试设计完

成加、减、移位指令功能的微程序并作简单说明。(共12分)

3条指令如下: ADD R1 ,R3 SUB R1 ,R2 MOV R3 ,R2

5

因篇幅问题不能全部显示,请点此查看更多更全内容

Copyright © 2019- efsc.cn 版权所有 赣ICP备2024042792号-1

违法及侵权请联系:TEL:199 1889 7713 E-MAIL:2724546146@qq.com

本站由北京市万商天勤律师事务所王兴未律师提供法律服务