２０１５正 仪表技术与传感器 ２０１５ 第８期 Ｉｎｓｔｒｕｍｅｎｔ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｓｅｎｓｏｒ Ｎｏ．８ 基于ＦＰＧＡ的ＰＬＣ动态并行执行定时器的设计 黄仕林，李克俭，蔡启仲 （广西科技大学电气与信息工程学院，广西柳州５４５００６） 摘要：ＰＬＣ内部设置有众多的定时器，通常在工程应用中只使用了部分定时器。因此应用ＡＲＭ—ＦＰＧＡ架构的ＰＩＥ 系统，设计ＦＰＧＡ定时器控制器的体系结构，１ ｍｓ作为基本定时单位，采用地址映射存储器顺序存储被ＰＬＣ用户程序使 用了的定时器的编号，只对被使用的定时器进行定时操作，提高了ＰＬＣ的定时计数处理速度。阐述了定时器控制器的各 功能模块的工作原理，以及与ＦＰＧＡ中央控制器的通信方式和通信的指令命令。经过仿真与测试，定时误差不大于０．１ ｍｓ，减少了ＰＬＣ定时器执行定时操作的时间，达到精确定时的目的。 关键词：可编程控制器；定时器；现场可编程门阵列；地址映射存储器；通信协议 中图分类号：ＴＰ３３２ 文献标识码：Ａ 文章编号：１００２—１８４１（２０１５）０８—００５７—０５ Ｄｅｓｉｇｎ ｏｆ ＰＬＣ Ｄｙｎａｍｉｃ Ｐａｒａｌｌｅｌ Ｅｘｅｃｕｔｉｏｎ Ｔｉｍｅｒ Ｂａｓｅｄ ｏｎ ＦＰＧＡ ＨＵＡＮＧ Ｓｈｉ－ｌｉｎ，ＬＩ Ｋｅ－ｊｉａｎ，ＣＡＩ Ｑｉ—ｚｈｏｎｇ （Ｃｏｌｌｅｇｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｇｕａｎｇｘｉ Ｕｎｉｖｅｒｓｉｔｙ ｆｏ Ｓｃｉｅｎｃｅ ｎａｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｌｉｕｚｈｏｕ ５４５００６，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：ＰＬＣ ｉｓ ｉｎｔｅｒｎａｌｌｙ ｐｒｏｖｉｄｅｄ ｗｉｔｈ ｎｕｍｅｒｏｕｓ ｔｉｍｅｒｓ，ａｎｄ ｕｓｕａｌｌｙ ｉｎ ｅｎｇｉｎｅｅｒｉｎｇ ａｐｐｌｉｃａｔｉｏｎｓ ｏｎｌｙ ｕｓｅｓ ａ ｐａｒｔ ｏｆ ｉｔ．Ｕｓｉｎｇ ｔｈｅ ＰＬＣ ｓｙｓｔｅｍ ｏｆ ＡＲＭ・ＦＰＧＡ ａｒｃｈｉｔｅｃｔｕｒｅ，ｗｅ ｄｅｓｉｇｎｅｄ ｔｈｅ ＦＰＧＡ ｔｉｍｅｒ ｃｏｎｔｒｏｌｌｅｒ’Ｓ ｓｙｓｔｅｍ ｓｔｒｕｃｔｕｒｅ．Ｔａｋｉｎｇ ｌｍｓ ａｓ ｔｈｅ ｂａｓｉｃ ｔｉｍｉｎｇ ｕｎｉｔ，ｂｙ ｕｓｉｎｇ ｔｈｅ ｍｅｍｏｒｙ ｏｆ ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ，ｗｅ ｓｅｑｕｅｎｔｉｌａｌｙ ｓｔｏｒｅｄ ｔｈｅ ｔｉｍｅｒ ｎｕｍｂｅｒ ｔｈａｔ ｂｅ ｕｓｅｄ ｂｙ ＰＬＣ ｕｓｅｒ ｐｒｏｇｒａｍ， ａｎｄ ｏｎｌｙ ｔｈｅ ｔｉｍｅｒ ｔｈａｔ ｂｅ ｕｓｅｄ ｂｙ ＰＬＣ ｕｓｅｒ ｐｒｏｇｒａｍ ｃａｎ ｂｅ ｐｅｒｆｏｒｍｅｄ ｔｈｅ ｔｉｍｉｎｇ ｏｐｅｒａｔｉｏｎ，ｔｈｕｓ ｉｍｐｒｏｖｅｄ ｔｈｅ ｐｒｏｃｅｓｓｉｎｇ ｓｐｅｅｄ ｏｆ ＰＬＣ ｔｉｍｉｎｇ．Ｔｈｅ ｗｏｒｋｉｎｇ ｐｒｉｎｃｉｐｌｅ ｏｆ ｅａｃｈ ｆｕｎｃｔｉｏｎ ｍｏｄｕｌｅ ｏｆ ｔｈｅ ｔｉｍｅｒ ｃｏｎｔｏｒｌｌｅｒ，ａｎｄ ｔｈｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｍｏｄｅ ａｎｄ ｔｈｅ ｃｏｍｍｕｎｉ－ ｃａｔｉｏｎ ｃｏｍｍａｎｄ ｂｅｔｗｅｅｎ ｔｈｅ ＦＰＧＡ ｃｅｎｔｒａｌ ｃｏｎｔｒｏｌｌｅｒ ａｎｄ ｔｈｅ ｔｉｍｅｒ ｃｏｎｔｏｒｌｌｅｒ ｗｅｒｅ ｄｅｓｃｒｉｂｅｄ．Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ａｎｄ ｔｅｓｔｉｎｇ ｓｈｏｗｓ ｔｈａｔ ｈｔｅ ｔｉｍｉｎｇ ｅｒｒｏｒ ｉｓ ｗｉｔｈｉｎ ｌ ｍｓ ｏｒ ｌｅｓｓ，ｗｈｉｃｈ ｒｅｄｕｃｅｓ ｔｈｅ ｔｉｍｅ ｏｆ ＰＬＣ ｔｉｍｅｒ ｐｅｒｆｏｒｍ ｔｈｅ ｔｉｍｉｎｇ ｏｐｅｒａｔｉｏｎ ａｎｄ ａｃｈｉｅｖｅｓ ｔｈｅ ｐｕｒｐｏｓｅ ｏｆ ｐｒｅｃｉｓｅ ｔｉｍｉｎｇ． Ｋｅｙ ｗｏｒｄｓ：ＰＬＣ；ｔｉｍｅｒ；ＦＰＧＡ；ｍｅｍｏｒｙ ｏｆ ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ；ｃｏｍｍｕｎｉｃａｔｉｏｎ ｐｒｏｔｏｃｏｌ ０引言 指令执行器，定时控制器。定时结果上传控制器。 ＰＩＥ（Ｐｒｏｇｒａｍｍａｂｌｅ ｌ ｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ）可编程控制器是工业控制 常用的重要控制器件，它采用了可编程的内部存储器存储程序并 执行，输入或输出数字量或模拟量控制各类生产过程 。采用 ＡＲＭ．ＦＰＧＡ架构的ＰＩＥ系统可以很好的融合ＡＲＭ高速低功耗和 ＦＰＧＡ并行工作的优点，该ＰＩＥ系统的主控制器为ＡＲＭ，ＦＰＧＡ则 作为协处理器与ＡＲＭ协同完成各种并行运算工作 。 通过对ＰＬＣ定时器的运行特点的研究与分析，设计的动态 并行执行的定时器控制器可以根据具体工程应用来重构其内 图１定时器控制器结构图 部的定时器的总数，实现对ＦＰＧＡ资源的灵活配置。并通过地 １．１端口读写控制器 址映射存储器的使用，能够在执行定时操作时迅速地在所设计 定时器控制器通过端口读写控制器与中央控制器进行数 的２５６个定时器中找到需要进行定时操作的定时器的相关数 据通信。端口包括３２位ＤＡＴＡＣ数据线，５位ＡＤＤＲＣ模块地址 据，跳过了对未使用定时器的数据的读取和判断操作，从而使 线，ＲＤＣ读信号线，ＷＤＣ写信号线；ＲＳＴ复位线，ＢＵＳＹ忙信号 定时器控制器的定时操作更加高效，提高了可编程控制器定时 线，ＡＳＫ定时器控制器读请求信号线；，ＡＮＳ中央控制器读应答 器的执行效率。 信号线，ＣＬＫ系统时钟输入线。其中ＲＳＴ复位线使用低电平复 １定时器控制器设计 位，低电平的保持时间要大于２０ ｎｓ。ＲＤＣ和ＷＤＣ为低电平使 定时器控制器的电路结构如图１所示，包含模块有：端口 能，ＡＳＫ与ＡＮＳ线均为低电平有效。ＤＡＴＡＣ是使用组合逻辑 读写控制器，地址映射存储器，定时存储器，１ ｋＨｚ脉冲生成器， 三态门构成的３２位双向Ｉ／Ｏ口。ＣＥ线是用以切换定时控制 器、定时结果上传控制器与指令执行器的内部信号线，保证指 基金项目：广西科学基金项目（２０１４ＧＸＮＳＦＡＡ１ １８３９２）；广西教育厅科研 项目（２０１３ＬＸ０９２） 令执行的优先级高于定时操作和定时结果上传。端口读写控 收稿日期：２０１４－１０－０９收修改稿日期：２０１５－０３－２８ 制器可以存储一条指令，当存储有指令即指令执行时，置ＢＵＳＹ ５８ Ｉｎｓｔｒｕｍｅｎｔ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｓｅｎｓｏｒ Ａｕｇ．２０１５ 线和ＣＥ线为低电平，若从指令执行器处接收到指令执行结束 信息时，置ＢＵＳＹ线和ＣＥ线为高电平。 １．２地址映射存储器 制器将会对每一个被使用了的且定时未到的定时器进行定时 操作，当该脉冲为低电平时，定时器控制器将会判断是否有定 时器定时到，如果有则上传定时到的定时器的编号信息，否则 定时器当前值和设定值在相应存储器中的存储位置是与定 时器本身的编号对应，即定时器的编号为定时当前值和定时设 跳过此阶段等待该脉冲的高电平进行下一次定时操作。 １．５指令执行器 置值在存储器中的地址。为了达到动态执行的目的，使用地址 映射存储器按初始化的顺序存储被使用的定时器的编号。当进 行定时操作或者进行定时结果上传操作时，只需要从地址映射 当中央控制器对定时器控制器发送指令之后，指令通过端 口读写控制器被送至指令执行器。通过对中央控制器发送来 的指令里的Ｄ３１～Ｄ２９这三位数据的检测，判断指令的类型，启 寄存器中的第一个地址开始顺序读取被使用的定时器的编号， 以此编号为地址，便可以迅速地在定时存储器中找到使用了的 定时器的相关数据进行操作。这样就跳过了未使用的定时器， 从而达到了提高系统执行效率的目的。地址映射存储器使用Ｌｉ— 动指令执行器内部各个指令对应的子模块，执行相关的数据操 作。指令执行结束后将发送指令结束信息至端口读写控制器， 用以告知端口读写控制器指令执行结束，使端口读写控制器置 高ＢＵＳＹ线和ＣＥ线。流程图如图２所示。 ｂｅｒｏ８．３ ＩＤＥ软件提供的双端ＶＩ存储器ＩＰ核生成，为９位ｘ２５６的 结构，Ｄ８位为使用标志位，Ｄ７￣ＤＯ位存储被使用的定时器编号， 若Ｄ８位为１，则Ｄ７一ＤＯ位定时器编号有效，否则代表该定时器 定时到或此定时器未被使用。存储数据格式如表１所示。 表１地址映射存储器存储数据格式表 Ｄ８ Ｄ７一ＤＯ 根据指令的Ｄ３１￣Ｄ２９ 判断指令类型 启动指令执行器 对应的模块 对相应的数据 进行操作 使用标志位 定时器编号 １．３定时存储器 定时存储器分为定时当前值存储器、定时设置值存储器、 定时结果存储器，用以实现定时器状态信息、包括复位、定时器 通断电等定时相关信息以及定时结果的存储。 定时器当前值存储器设计为２７位￣２５６的结构，用以存储 定时器的临时计数数据、当前状态信息、定时当前值和编号信 发送指令执行结束 信息至端口控制器 图２指令执行器流程图 息，定时器的编号即为其相关信息在定时当前值存储器中的地 址。因为定时器控制器的定时时钟是以１ ｍｓ为单位，设计８位 的临时计数区以实现１０ ｍｓ和１００ ｍｓ为定时单位的定时器的 １．６定时控制器 定时控制器负责对被使用的定时器每ｌｍｓ进行一次定时 操作，告知定时结果上传控制器在此定时时钟周期内是否有定 时器定时结束。当定时器控制器内没有指令执行且定时操作 定时。定时当前值存储器存储数据格式如表２所示。 表２定时当前值存储器存储数据格式表 结束标志寄存器Ｋ１为０时，定时控制器将会执行定时操作。 定时操作分为三个步骤，第一步：两个时钟周期，通过从地址映 射存储器中读取被使用了的定时器的编号，确定其是否定时结 定时器设置值存储器设计为１８位ｘ２５６的结构，用以存储 束以及其相关信息在定时存储器中的地址；第二步：两个时钟 周期，从定时存储器中读取出的定时器的信息；第三步：三个时 钟周期，对定时器的定时数据进行判断，包括是否通电，以及对 定时当前值进行“加１”操作并与定时设定值进行比较和判断， 是否需要写入定时结束信息等。操作完毕后将相关信息写入 定时器的定时设置值，定时器的编号即为其设置值在定时设置 值存储器中的地址。 定时结果存储器设计为１位ｘ２５６的结构，以定时器的编号 为地址存储定时器的定时结果信息，如果某一位的数值为１，则 代表该位在定时结果存储器中的地址对应的编号的定时器定 时已到。 定时存储器。如此即完成了对定时存储器中的数据进行“读一 改一写”的定时操作。包括流程图如图３所示。 １．７定时结果上传控制器 定时结果上传控制器负责将一个定时时钟周期内定时结 １．４ １ ｌｄ－ｌｚ脉冲生成器 由于ＰＬＣ常用的内部定时器定时单位分别为１ ｍｓ、１０ ｍｓ、 １００ ｍｓ，故采用１ ｋＨｚ作为定时时钟，以满足常用定时单位中 １ ｍｓ定时单位的设计要求。 １ ｋＨｚ脉冲生成器是通过对５０ ＭＨｚ系统时钟的计数生成 占空比为９ｏ％的ｌ ｍｓ为周期的脉冲。计数器计数值在０— ４４ ９９９之间输出高电平，在４５ ０００—４９ ９９９之间输出低电平，而 后计数值将归０，重新开始计数。当该脉冲为高电平时，定时控 束的定时器的编号信息上传给中央控制器。当定时器控制器 内没有指令执行，定时结束标志寄存器ｓｉｇｎ为０时，定时结果 上传控制器将会执行定时结果上传操作。定时结果上传控制 器先从地址映射存储器中顺序读取被使用了的定时器的编号 信息，并以编号为地址，读取定时结果存储器中该定时器的定 时结束信息，判断是否需要上传该定时器的编号。若定时结束 ６０ Ｉｎｓｔｒｕｍｅｎｔ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｓｅｎｓｏｒ Ａｕｇ．２０１５ ２．２通信数据格式 所示。 根据ＰＬＣ的实际使用情况，定时器的数量设计为２５６个， 表７断电保存指令数据格式表 Ｄ３１～Ｄ２９ Ｄ２８一ＤＯ 编号为Ｔ０一Ｉ＂２５５，其中Ｔ０一Ｔ１９９为通用型１００ ｍｓ定时单位定 时器、Ｔ２００￣Ｔ２４７为通用型１０ ｍｓ定时单位定时器、Ｔ２４８～Ｔ２５１ 为积算型１ ｍｓ定时单位定时器、Ｔ２５２～Ｔ２５５为积算型１００ ｍｓ １０１ 保留 定时单位定时器，定时设定值为１８位，最大设定值为２６２１４３。 假设使用１００ ＩＴＩＳ为定时单位的定时器，则可定时１００￣２ Ｘ１００ Ｉｎｓ， 即最长可以实现７ ｈ １６ ｒａｉｎ ５４－３ ｓ的定时。 为了实现ＰＬＣ的定时功能，对中央控制器与定时器控制器 ２．２．６通电数据回传指令 该指令由中央控制器发送，用于ＰＬＣ断电后再次通电时的 积算型定时器的数据回传，包括断电时正在使用的积算型定时 器的定时当前值和该积算型定时器的编号，在此指令发送之前必 通信的指令进行了命令字格式的设计。 ２．２．１全局复位指令 该指令由中央控制器发送，将对所有定时器进行复位，对 定时器控制内所有存储的数据进行清零。指令数据格式如表３ 所示。 表３全局复位指令数据格式表 Ｄ３１～Ｄ２９ Ｄ２８－Ｄ０ ００１ 保留 ２．２．２局部复位指令 该指令由中央控制器发送，将保留每个定时器的设置值的 信息，定时器的其他信息将复位至初始化结束未开始进行定时 时的状态。该复位指令对积算型定时器和地址映射存储器不 进行操作。指令数据格式如表４所示。 表４局部复位指令数据格式表 Ｄ３１～Ｄ２９ Ｄ２８一Ｄ０ ０１０ 保留 ２．２．３定时器初始化指令 该指令由中央控制器发送，是ＰＬＣ用户应用程序第一次编 译或执行全局复位指令后发送给定时器控制器的指令，用以初 始化定时器。指令数据指令人表５所示。 表５定时器初始化指令数据格式表 ２．２．４定时器状态传送指令 该指令由中央控制器发送，是执行ＰＬＣ用户程序时发送的 指令，当ＰＬＣ应用程序执行到某个定时器的输出指令时，将该 定时器的状态信息发送给定时器控制器。指令数据指令如表６ 所示。 表６定时器状态传送指令数据格式表 ２．２．５断电保存指令 该指令由中央控制器发送，用于当ＰＬＣ断电时中央控制器 告知定时器控制器进行断电保存，接收到该指令后定时器控制 器将发送正在使用的积算型定时器的编号以及该定时器的当 前值，用于保存至ＰＬＣ再次通电时回传。指令数据格式如表７ 须完成对积算型定时器的初始化。指令数据格式如表８所示。 表８通电数据回传指令数据格式表 ２．２．７读取定时器定时当前值指令 该指令由中央控制器发送，定时器控制器接收到该指令后 将上传该指令内所带定时器编号的定时器的定时当前值给中 央控制器。指令数据格式如表９所示。 表９读取定时器定时当前值指令数据格式表 ２．２．８定时器定时结束信息 该信息由定时器控制器发送，告知中央控制器该编号定时 器定时结束信息。数据格式如表ｌＯ所示。 表１Ｏ定时器定时结束信息数据格式表 ２．２．９定时器定时当前值信息 该信息由定时器控制器发送，在接收到中央控制器读取定 时器定时当前值指令后发送给中央控制器请求的定时当前值 信息。数据格式如表１１所示。 表ｌ１定时器定时当前值信息数据格式表 ２．２．１０积算型定时器断电保存信息 该信息由定时器控制器发送，在接收到中央控制器断电保 存指令后发送此信息给中央控制器，用以保存正在使用的积算 型定时器的当前值及其对应的定时器编号。数据格式如表１２ 所示。 表１２积算型定时器断电保存信息数据格式表 ３仿真测试 在使用Ｖｅｒｉｌｏｇ ＨＤＬ语言完成硬件描述方面的设计后，使 用ＭｏｄｅＳｉｍ软件配合编写的ｔｅｓｔｂｅｎｃｈ．ｖ文件模拟中央控制器 对定时器控制器的输入，然后观察定时器控制器的输出情