MAX266中文数据手册

By Hi_Cracker @whu

引脚电阻可编程通用高效滤波器

-----

MAX266/265

General Description

和MAX265是高效的容滤波器，专门设计用于需要高精度滤波的应用MAX266场合。内置了两个的滤波模块，可以配置成低通，高通，带通，带阻，全通滤波器。中心频率或者截止频率的控制需要外接电阻以及6 Pin-Strapped 的输入特性来编程实现，然而，Q值仅用电阻连接实现。各种各样类型的滤波器都可以实现（巴特沃斯，切比雪夫，椭圆滤波器等等）。内部集成了两个运算放大器。

MAX265可以将中心/截止频率可以最高调到40Khz，然而，MAX266，通过使用一个低范围的fclk/fo比例系数，可以将fos调到140Khz。4MHZ系统时钟，可以通过一个晶振或是额外的源获得。滤波器的操作电压为从±2.37v到±6.3v或者+5V的单电源供电。

Application：

声纳电子设备 Anti-Aliasing 滤波器

数字信号处理 震动音频分析 远程通信测试仪器

Features

滤波器参数设置软件化 256bit的频率控制字 电阻调整Q值和fo 140Khz频率调节范围

±5V或者单电源﹢5V操作电压

Introduction

每个MAX266/265都包含的两个可配置滤波器模块已经显示在数据手册前面的功能框图上。fclk/fo编程输入（F0-F5）被两个滤波模块共用,然而，每个部分的fo仍然受到各自外接电阻的调节。各个模块的的Q值也是受到各自的外接电阻的调节的。

MAX266使用比MAX265更低范围的取样比率（fclk/fo），这样就可以产生更高的信号带宽以及fo的可编程范围。降低fclk/fo产生的影响主要就是比MAX265的滤波器参数的连续性稍微差了一些，但是这些不同可以通过使用图23所示的图形或是美信得滤波器软件来补偿。

在所有系列的MAX26X系列的滤波器中，由于有时钟速率在内部被一分为二，所以，内部采样速率只有输入时钟的一半（CLKa或CLKb）。所有的数据手册上的数据，图表，以及描述，关注的滤波器时钟都是将频率CLKa或者CLKb作为输入参考的。换言之，两倍的内部采样速率。 Filter Design Software

美信提供了软件程序来帮助快速的将频率响应设计需求转化成对硬件的操作。一系列的软件程序可以使用，包括如下： Program PZ:输入需求，例如 中心频率，Q值，通带纹波，抑制衰减，PZ寄存处极点频率，Q值，零点，以及所需的滤波器的阶数。

Program RP：由PZ算出的第一个滤波模块和和第二个滤波模块的规格输入软件。RP将会帮助依下列的格式计算出所需的电阻值：1,2,3,3A，4,5,6A，6B。

Program RPCHECK:将编程电阻，时钟速率，fclk/fo比率输入该软件，它将帮助算出一个滤波模块在所有配置模式下的实际性能。之后设计的灵敏性，以及电阻的范围可以继续得到测试。 Program FR：当一个滤波模块或是更多的滤波模块设计完成之后，FR可以帮助你测试最终级联后的滤波器响应。输出的频率响应可以和最初的来自PZ的数据相比较。

Quick Look Design Procedure

MAX26X系列的滤波器，在美信滤波器设计软件的辅助下，极大的简化了设计流程，可以帮助用户设计出很多高效的滤波器。你会发现，很多滤波器的设计，都遵循这部分列出来的设计步骤。如果没有使用滤波器设计软件，或者电路的复杂程度超过了部分所涉及的步骤，那么，可以参考数据手册的其余部分以获得更加详细的应用信息的描述。 --Step1-Filter Design

从软件“PZ”开始设计，首先决定使用什么类型的滤波器。PZ可以帮助你决定滤波器多项式（即决定滤波器的）以及设计出滤波器级数的最佳选择。这个软件同时会画出频响曲线以及所选择的每一个滤波模块的频率极点，零点，Q值。每一个MAX265/266

包含两个这样的模块，各个器件可以级联成更高级别的滤波器。 --Step2-Select a Filter Mode

下一步就是选择最优化的滤波器操作模式。看“操作模式”这一行章节对每一种操作模式的描述和各自的优点。为了简化模式选择，这些描述是按照滤波器类型（低通，带同，等）有机的组织起来的。在级联的滤波器中，滤波器的操作模式可以混合使用。 --Step3-Programming and Resistor Values

以步骤1中PZ得出的fo 以及Q值作为开始，继续使用RP设计软件进行后续设计。RP为fclk/fo挑选合适的编码组合（列在表2中）。这个软件同时选择位外接的电阻选择合适的阻值（以最常用的模式给出）。这些是 1,2,3,3A,4,5,6A和6B。

Detailed Description

fo Programming

芯片中的每一个滤波器模块都它自己输入时钟，然而，由于引脚的局限性，六个fclk/fo编程输入引脚（F0-F5）需要被两个拉勃起模块共享。除了编程输入引脚，每一个滤波模块的fo也受到了滤波器时钟和外接电阻的控制。外接电阻能够调节fo的程度受到滤波器操作模式的影响。 Oscillator and Clock Inputs

芯片时钟电路的需要配合晶振，或外接时钟源，或是电阻电容网络（RC）共同操作（如图1）。当使用RC网络时，时钟速率，fclk=0.45/RC ，但是，这个关系式与实际情况之间可能有误差。所以，在最滤波器的精确度要求较高的应用中，并不推荐适用RC时钟。

从CLKA和CLKB输入时钟的占空比并不重要，因为这个信号在内部被二分频后分别送给两个滤波模块，作为其采样时钟。需要特别注意的是，这个内部的分频操作同时也将（抽样？）

速率分频当考虑到系统混叠以及其他系统现象的时候。

Filter Operating Modes

Max266和265滤波器内部的各个滤波模块可以配置成多种模式，这个配置可以通过Sa/b，S1，S1b的输入值，以及外接的电阻。从图5到图20描述了滤波器模式。每一中情况，都只显示了两个滤波模块中的其中一个。fo，fn（notch），Q，以及每一种模式的的输出增益都显示在各个图表中。针对每一个滤波器类型，各个操作模式的优点将在接下来的部分讨论。表1针对每一种模式，在Qs不断变化的情形下，列出了相对应的典型的fo和fclk的范围。

Modest for Bandpass and Lowpass Filters

MODE1 and 1A-1D（图5-9） 当需要制作全极点低通，带通滤波器时，例如巴特沃斯，切比雪夫，贝塞尔滤波器时，这个模式时非常用用的。这个模式支持最高的fos，因为输入放大器在滤波器的谐振环路的外面。Mode1A，仅仅需要两个电阻，时最简单的低通或带通滤波器的配置方式。在1A模式下，有两个BP输出，其中一个（BP2）不论电阻值为多少，都具有单外增益。

在Mode1,1A和1D，fo受到fclk和fclk/fo编程输入（F0-F5）的调节，但是不受电阻控制。Mode1B 和1C允许电阻调节作为编程调节的补充。fo在1B模式下可以编程增加，在1C模式下可以编程减小。Mode1D时带通滤波或是低通滤波的简单模式，当是Qs可以调节。

MODE2and 2A-2B（图10-12）将低通滤波器的噪声降低到了最小（看典型的操作特性）。

MODE3 and 3A（图13-14）对于零极点滤波器，比如说椭圆滤波器，这种模式对于fo和fn的调节是最灵活的。如果fos在表1

列出的范围之内，则推荐使用这种模式。

在Mode3A下，HP和LP的输出是通过联合下一级滤波器的输入放大器，或者，其他的片上放大器共同计算，从而形成notch。电阻控制了notch/zero(fn)的位置，它可以在fo的上下进行调整。 尽管Mode3A的输出被打上了“Notch”的标签，但是它也可以用作级联的带通滤波器，低通滤波器，以及高通滤波器。

注意：带通滤波器计算公式，以及低通滤波器计算公式。（见美信官方数据手册page9）

Modes For Highpass Filters

MODE2（图10）可以用于椭圆高通滤波器，使用它的N输出。这里的fn小于fo。

MODE3和3A（图13,14）提供了高通输出。针对全极点滤波器，比如说贝塞尔，巴特沃斯，切比雪夫滤波器，Mode3是首选模式。在4th-order 甚至更多的拥有零点的滤波其中，比如椭圆滤波器，Mode3A的部分可以级联起来（使用Notch输出，图11）。

注意：高通滤波器的计算公式见美信官方数据手册

Modes for Notch Filters

MODE1,1B and 1C（图5,7,8）在2nd-order notches配置下工作的很好。这些模式拥有最高的带宽，并且，由于notch（fn）和fo出现在同一个点，所以这些模式都是最基本的。在mode1中，fn仅仅通过时钟和可编程的fclk/fo的比率即可完成设置。在mode1B和1C中，fn可以通过电阻来调整，但是此时它仍然与fo相等。

Mode2,2A，2B（图10,11,12）当需要级联2nd-order以组合成high-order的notch时，这些模式显得非常有用。fn可以通过电阻进行调节到低于fo的某一个频率点。这些模式相对于模式1显得较为麻烦缓慢，但是它也表现出了更低的噪声。

Mode3A(图14) 对于零极点滤波器，比如椭圆滤波器，这个模式使fo和fn的调整变得非常灵活。电阻的比率决定notch的区间范围，它可以在fo的上下进行继续调整。在mode3A下，高通或低通输出需要联合下一级滤波器的输入放大器，或者一个其他的片上放大器共同组成一个notch。

注意：NOTCH计算公式见美信官方数据手册 Page10

Modest for allpass Filters

MODE4 and 4A（图15,16）仅仅提供全通输出。也就是说，随着频率的变化，它的幅度响应是平坦的，相位响应是线性的。表达式的分子上的零点对和分母上的极点对有相同的中心频率和Q值，所以导致幅频响应就是一条直线。在mode4下，fo受到时钟和fclk/fo的编程控制，然而，在mode4A下，fo也可以受到电阻的调节。

MODE5（图17）将分子上的零点对（fz）中心频率，放置在一个与fo不同频点上。因此，幅频响应在fz处有一个notch，他是与分子上的Q值成比例的。

注意：全通滤波器的计算公式见美信官方数据手册。

Modest for 1ST-order Filters

MODE6A，6B and 6C（图18-20）这些模式可以形成简单的单极点可调函数关系式。这些模块可以单独的使用，或者添加到2nd-order模块级联成odd-order滤波器。低通，高通，全通输出都是可以组成的。

Filter Design Procedure

大多数设计者设计的开始都是先将需要的频率响应先转化为一个或多个滤波模块的fos和Q值。这些值可以通过已经讲解过的设计公式或是表格来求得，当然，也可以直接通过美信官方的滤

波器设计软件“PZ”来完成计算。一旦得到fos和Q值，下一步就是为滤波器的类型选择合适的操作模式。

接下来，需要选择fclk/fo的比例和时钟频率，并且，计算出需要的电阻值。滤波器设计软件“RP”可以帮助为每一部分选择合适的值。

如果抽样频率（fclk/2）慢到可以产生显著的错误，那么，所选择的fos和Q值也许就需要通过图23或者是美信设计软件提供的信息来更正采样速率的影响。在大多数情况下，采样错误时不明显的，一般来说，错误率小于%1或2%。在任何情形下，需要的fos，无论是否需要进行修正，都可以从表2或是滤波器设计软件中求得。 Cascading Filters

在一些设计中，例如，滤波器带宽非常窄，或者在一些模式中的fo不能受到电阻的调节，几个具有恒等的fo的2nd-order部分也许需要级联起来。最终滤波器的Q值计算表达式是：（见美信官方数据手册P14）

这里的Q指的是每个单独滤波器部分的Q值，N是滤波器模块的数量。在表3中列出的总Q值和带宽是在多达5个的2nd-order滤波模块级联的情形下算出的结果。B是每个部分的带宽。

在比较复杂的滤波器中，具有不同fos和Q值的滤波器模块常常级联在一起。在这种情况下，总体增益已经不仅仅是各个模块在各自的fos处的各增益作用的结果。4th-order 滤波器的级联增益可以通过下列表达式计算出来：（美信官网数据手册P15）

Application Hints Power Supplies

MAX265/266可以在多种多样的供电电源下正常的操作，例如±

2.5V，±5V，或者是+5V，+12V的单电源供电模式。当使用单电源供电时，V-段可以直接接到系统参考地。滤波器的GND需要偏压到V+/2。输入信号需要通过电容耦合到滤波器输入端或者也添加一个V+/2的偏压。图21显示了单电源操作下的电路连接。

如果CLKA和CLKB受到±5V输入电平驱动，则消耗的电能将低于在TTL电平驱动下的电能消耗。+5V或是±2.5V的操作电压虽然降低了能量消耗，但是和+12V或±5V操作电压比起来，也降低系统带宽。

通过在V+和V-端用4.7uf电解电容和0.1uf的陶瓷电容并联对供电电源进行去耦将会得到最佳器件性能，当然，去耦电容需要尽可能靠近IC引脚。当使用单电源供电时，V+和GND需要去耦至V-端。

Output Swing and Clipping

MAX265/266的输出设计的可以在每一个供电轨上，在0.25V范围内，驱动一个5千欧姆的负载。为了确保输出不会超出最大浮动范围（输出削波），输出幅度响应的最大值，各个滤波模块的增益（Hobp，Holp，Hohp），输入信号水平，滤波器偏置电压，都必须仔细的考虑。检测没有使用到的滤波器输出部分，以防止削波（例如，在带通连接下的低通输出部分）因为任何一级滤波部分的最大负载被超过之后都会导致全局响应的偏离理想值。 Choosing Resistors

手工计算或者是通过软件产生的电阻值，也许都可以变换到其他的值，只要它们的比例保持不变即可。MAX265/266驱动5KΩ或更大负载的要求了电阻的下限，然而，其他的要连接到滤波器输出的负载也需要考虑到。大值电阻的使用需要非常小心，因为这样会使噪声积累，寄生电容的影响被放大。在电阻值在不

超过每一级滤波器最小负载5KΩ的情况下，尽量使其值达到最小，将会得到最佳的器件性能。 Clock Feedthrough and Noise

典型的宽频噪声的频率是从直流到100KHz，幅度值大约0.5mVpp。噪声与中心频率和Q值之间的关系在介绍典型操作特点的部分已经用图表加以展示。注意，“clock feedthrough is removed from the noise measurements by an external RC output filter”。MAX265/266以及其他开关电容滤波器的波形都是以阶梯状的采样信号的形式输出的，这个阶梯状的波形是与内部采样速率（fclk/2）相关的。如果想要消弱这种阶梯，可以再加一级无源RC滤波器。在没有输入信号的情况下，“clock related feedthrough”大约是8mvpp。它也受到了RC平滑滤波器的衰减作用，正如图22显示的那样。 fo and Q at Low Sample Rates

当选择了低fclk/fo比例，和低Q值时，滤波器响应偏离理想的连续性的现象将会变得很显著。这主要是由于Q，fo，fclk/fo，Qs的相互影响。图23中的数据显示了这些不同之处。由于这些错误都是可以预知的，所以可以通过选择合适的fo和Q值，使得实际的滤波器参数都能过合乎最初的设计需求。这些可预知的错误并不是MAX26X系列器件所独有的，事实上存在于所有类型的抽样滤波器中。因此，这种补偿，修补措施也适用与于其他的开关电容滤波器。在很多情形下，错误并不明显，参数修正也是非必须的。然而，MAX266使用了比MAX265更低的fclk/fo比例，因此，MAX266也是更容易产生抽样错误的，正如图23所显示的那样。

美信的滤波器设计软件会自动的使用现有的修正函数来得出期望的fclk/fo和Q。因此，如果美信设计软件决定了fo和Q，则

图23不再需要。如果同样的修正因子被计算了两次，将会产生过度补偿的结果。 Aliasing

和所有的采样系统一样，输入信号的组成频率超过采样频率的一半时将会产生混叠的现象。特别的，输入信号的组成成分接近采样速率时产生的差频信号在通频带常常会被衰减掉。这样的混叠信号出现在输出端时，是很难与真正的输入信息区分开的。举个例子，99KHz的输入信号，输入一个采样频率是100Khz的滤波器中，（fclk=200KHz），那么此时混叠输出的的差频信号是1Khz。此时的输出波形，好像是1Khz的输入信号经过衰减以后得到的。在使用MAX26X系列的滤波器 时，一定要记住抽样定理中速率问题。（抽样速率的一半）事实上时fclk/4,因为fclk在内部经过了2分频。

一个简单的无缘低通滤波器可以很好的滤除输入频率中可能会造成混叠的频率。在许多情形下，输入信号本身也就就是带限信号，因此不需要额外的混叠抑制滤波器。宽带宽的MAX266使用了比MAX265更低的fclk/fo比例，所以MAX266更需要一个输入滤波。 Nulling DC Offset

在LP或者Notch输出产生的DC偏移电压可以通过图24的连接来完成调零操作。这个电路使用运算放大器搭建了一个单极点混叠抑制滤波器。注意：多级滤波器的总偏置通常将会低于单级滤波器的偏置，因为各级滤波器之间的偏置是可以相互抵消的。使用HP或者BP的输出，偏置可以通过电容耦合来消除。

Design Example

4th-Orcer Butterwoth Lowpass Filter

Cutoff Frequency=30KHz foa=fob=30Khz Qa=1.307，Qb=0.1 Gain=1；

由于这个应用的较高的操作频率，MAX266很适合于这个应用中。由于fo在两个2nd-order滤波模块中时相同的，所以适合工作在Mode1下。上述的“cookbook”中的fo和Q值可以直接使用，或者可以使用滤波器设计软件PZ。

如果给两个模块任意选择一个2MHz的时钟，那么此时的fclk/fo会是66.7。通过核对图23中的采样差错图，我们可以看到，在较低的fclk/fo比例和低Q值下，采样差错逼近9%。这些错误可以通过图表或者软件PZ和RP来修正。RP的输出（精确到3位数字），差错修正如下：

Sec#1： R1=20KΩ，R2=20KΩ，R3=26.6KΩ

Programmed Clk Ratio = 69.12 Clk Frequency = 2Mhz

Sec#1： R1=35.9KΩ，R2=35.9KΩ，R3=20KΩ

Programmed Clk Ratio = 72.26 Clk Frequency = 2Mhz

注意：因为各个模块之间的抽样差错并不完全相同，修正过程也是不同，因此，每一个模块的编程时钟比例并不相同（RP计算）。MAX265/266不允许的对每一半滤波器进行编程，所以这里我们看到：

1）在两个滤波器模块中使用相同的时钟比例69.12，但是必须接受产生的响应误差。

2）在两个滤波器模块中使用相同的时钟比例69.12，但是将模块2中的时钟设计为（69.12/72.26）*2MHz=1.913MHz，从而修正

差错。

3）在两个模块中使用相同的时钟比例69.12和2MHz的时钟频率，但是将模块2的操作模式更换为模式2，从而同过电阻对其fo进行再次调节。

我们继续以3）方案来继续这个设计。所以将模块2的操作模式转换为Mode1B。这样，时钟比例72.26不能直接设置，（由于模块1和模块2采用的使用相同的时钟比例，69.12）但是可以通过调整R5和R6来达成：

注意：具体计算公式见美信官方数据手册。

通过电阻调整模块2的fo直接导致模块2的Q值也被搬移。可以将之恢复到原始值，通过改变R3和R1，按照下面的描述的方法：注意：具体计算公式见美信官方数据手册。

8th-Order Chebyshev Bandpass Center frequency = 12.8kHz Pass Bandwidth = 9.05kHz (1 octave) Stop Bandwidth = 19.2kHz Attenuation = 35dB; Passband Ripple = 0.5dB

这个例子是设计一个1-octave 的带通滤波器，满足：中心频率是12.8kHz，在1-octave带附近的衰减达到35的B。上面的说明输入设计软件PZ，然后输入以下的fos和Qs。 9.294kHz Q=9.37 17.629kHz Q=9.37 11.278kHz Q=3.73 14.657kHz Q=3.73

两个MAX266集成电路可以搭建这样的8th-order 滤波器。给所

有模块提供1Mhz的时钟，每一个模块的操作模式选为模式3，使得fo和Q值调节变得非常灵活。程序RP选择电阻，可编程的时钟比例。它需要每个模块的fo，Q，fclk，以及增益。所有模块的增益都设置为1。

程序RP需要：1）时钟频率，2）时钟比例，3）以上两者中的一个作为滤波模块设计所需要的输入数据，但是在MAX265/266中，两个滤波模块使用相同的时钟比例。因此，在设计模块1的时候，我们高数RP时钟频率，然后要求程序选择时钟比例。在模块2中，我们指定的时钟频率和比例与模块1相同。在模块3中（第二个滤波芯片），程序挑选比例，然后，我们在模块4中使用相同的比例。正如土6所示的电路连接，我们改变了模块顺序，尽量使具有相同fo的模块在同一块集成滤波芯片上。这样，可以使用最少的电阻对fo进行调节。各个设计值列在下面。记住，只要保持比例不变，这些电阻值可以改变。

注意：见美信官方数据手册